[發明專利]存儲器陣列及用于形成存儲器陣列的方法

在審

• 申請號: 202010500009.4
• 申請日: 2020-06-04
• 公開（公告）號: CN112133704A
• 公開（公告）日: 2020-12-25
• 發明（設計）人: C·豪德;C·E·卡特
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11556;H01L27/11578;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種用于形成存儲器陣列的方法，其包括：

形成包括導體層次的襯底，所述導體層次包括上部導體材料、下部金屬材料及垂直地位于所述上部導體材料與所述下部金屬材料之間的介入金屬材料；所述介入金屬材料、所述上部導體材料及所述下部金屬材料為相對彼此不同的組成；所述介入金屬材料的還原電位與所述上部導體材料的還原電位偏離不到0.7V；

在所述導體層次上面形成包括垂直交替的絕緣層次與導電層次的堆疊；

穿過所述堆疊形成水平伸長的溝槽直到所述導體層次；及

在所述堆疊中形成存儲器單元的豎向延伸的串；所述存儲器單元中的個別者包括延伸穿過所述絕緣層次及所述導電層次的溝道材料、為所述導電層次中的個別者中的導電線的一部分的柵極區域及橫向地位于所述個別導電層次中的所述柵極區域與所述溝道材料之間的存儲器結構。

2.根據權利要求1所述的方法，其中所述介入金屬材料的還原電位與所述上部導體材料的所述還原電位偏離不到0.5V。

3.根據權利要求2所述的方法，其中所述介入金屬材料的還原電位與所述上部導體材料的所述還原電位偏離不到0.3V。

4.根據權利要求3所述的方法，其中所述介入金屬材料的還原電位與所述上部導體材料的所述還原電位偏離不到0.1V。

5.根據權利要求1所述的方法，其中所述介入金屬材料的還原電位高于所述上部導體材料的所述還原電位。

6.根據權利要求1所述的方法，其中所述上部導體材料包括經導電摻雜半導電材料。

7.根據權利要求6所述的方法，其中所述上部導體材料包括經導電摻雜多晶硅。

8.根據權利要求1所述的方法，其中所述下部金屬材料包括TiN、WN、Co、Mo、CoSi_x、MoSi_x、Ta及Ru中的至少一者。

9.根據權利要求1所述的方法，其中所述介入金屬材料包括TiN、TiSi_x、TiSi_xN_y、WSi_xN_y、WN、WB、WB_xN_y、Ta、TaN、TaSi_x、CoSi_x、CoN、MoN、MoSi_x及AlN中的至少一者。

10.根據權利要求9所述的方法，其中所述介入金屬材料包括TiN、TiSi_x、TiSi_xN_y、WSi_xN_y、WN、WB、WB_xN_y、Ta、TaN、TaSi_x、CoSi_x、CoN、MoN、MoSi_x及AlN中的至少兩者。

11.根據權利要求1所述的方法，其中，

所述下部金屬材料包括TiN、WN、Co、Mo、CoSi_x、MoSi_x、Ta及Ru中的至少一者；且

所述介入金屬材料包括TiN、TiSi_x、TiSi_xN_y、WSi_xN_y、WN、WB、WB_xN_y、Ta、TaN、TaSi_x、CoSi_x、CoN、MoN、MoSi_x及AlN中的至少一者。

12.根據權利要求1所述的方法，其中通過在所述上部導體材料上停止的蝕刻而形成所述溝槽。