[發(fā)明專利]一種離子同步加速器中快響應(yīng)線性電源控制系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010499245.9
• 申請(qǐng)日: 2020-06-04
• 公開(kāi)（公告）號(hào): CN111601450B
• 公開(kāi)（公告）日: 2021-08-31
• 發(fā)明（設(shè)計(jì)）人: 趙江;周忠祖;高大慶;張華劍;李繼強(qiáng);閆懷海
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院近代物理研究所
• 主分類(lèi)號(hào): H05H13/04
• 分類(lèi)號(hào): H05H13/04
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司 11245
• 代理人: 王胥慧

1.一種離子同步加速器中快響應(yīng)線性電源控制系統(tǒng)，其特征在于，該快響應(yīng)線性電源控制系統(tǒng)包括FPGA控制器、工控機(jī)、模擬調(diào)節(jié)器和狀態(tài)板；

所述FPGA控制器用于接收觸發(fā)事例并轉(zhuǎn)換為觸發(fā)信號(hào)發(fā)送至所述工控機(jī)，以及實(shí)時(shí)采集快響應(yīng)線性電源的電流波形信號(hào)，當(dāng)電流波形信號(hào)出現(xiàn)異常時(shí)發(fā)送異常信號(hào)至所述狀態(tài)板；

所述FPGA控制器包括底板、FPGA核心控制板、SDRAM模塊、FLASH控制器和EPCS芯片，其中，所述FPGA核心控制板的片上系統(tǒng)包括CPU、觸發(fā)轉(zhuǎn)換電路、電流脈寬保護(hù)模塊、EPCS控制器、UART控制器、定時(shí)器控制器和以太網(wǎng)控制器；

所述底板上設(shè)置有用于連接數(shù)模轉(zhuǎn)換器的AD板接口、用于連接所述狀態(tài)板的96針總線接口以及所述FPGA核心控制板；

所述CPU用于實(shí)時(shí)采集快響應(yīng)線性電源的電流波形信號(hào)，接收觸發(fā)事例并轉(zhuǎn)換為觸發(fā)信號(hào)，將快響應(yīng)線性電源的運(yùn)行狀態(tài)和觸發(fā)信號(hào)發(fā)送至所述工控機(jī)，以及將開(kāi)關(guān)機(jī)和復(fù)位命令發(fā)送至所述狀態(tài)板；

所述觸發(fā)轉(zhuǎn)換電路用于將觸發(fā)信號(hào)轉(zhuǎn)換為上升沿觸發(fā)信號(hào)；

所述電流脈寬保護(hù)模塊用于計(jì)算實(shí)時(shí)采集的電流波形信號(hào)超過(guò)預(yù)先設(shè)定的閾值的時(shí)間，當(dāng)該時(shí)間超出預(yù)先設(shè)定的時(shí)間范圍時(shí)，判定該電流波形信號(hào)異常，并發(fā)送異常信號(hào)至所述狀態(tài)板；

所述SDRAM模塊用于存儲(chǔ)所述CPU的各項(xiàng)運(yùn)行數(shù)據(jù)；

所述EPCS芯片用于存儲(chǔ)所述FPGA核心控制板電路的配置文件；

所述EPCS控制器用于控制所述EPCS芯片的工作；

所述FLASH控制器用于存儲(chǔ)所使用的應(yīng)用程序代碼；

所述UART控制器用于實(shí)現(xiàn)所述狀態(tài)板與所述FPGA核心控制板之間的數(shù)據(jù)通信；

所述定時(shí)器控制器用于對(duì)所述CPU所使用的應(yīng)用程序進(jìn)行定時(shí)控制；

所述以太網(wǎng)控制器用于提供所述FPGA核心控制板上的以太網(wǎng)接口；

所述工控機(jī)用于對(duì)上位機(jī)發(fā)送的給定波形數(shù)據(jù)進(jìn)行安全校驗(yàn)得到安全校驗(yàn)后的給定波形數(shù)據(jù)，并根據(jù)觸發(fā)信號(hào)和安全校驗(yàn)后的給定波形數(shù)據(jù)產(chǎn)生給定波形信號(hào)；以及實(shí)時(shí)采集快響應(yīng)線性電源的電流反饋信號(hào)；

所述工控機(jī)內(nèi)設(shè)置有數(shù)據(jù)校驗(yàn)單元、數(shù)據(jù)傳輸單元、波形發(fā)生器和數(shù)據(jù)采集卡；

所述數(shù)據(jù)校驗(yàn)單元用于對(duì)上位機(jī)發(fā)送的給定波形數(shù)據(jù)進(jìn)行安全校驗(yàn)，產(chǎn)生安全校驗(yàn)后的給定波形數(shù)據(jù)；

所述數(shù)據(jù)傳輸單元用于將安全校驗(yàn)后的給定波形數(shù)據(jù)發(fā)送至所述波形發(fā)生器；

所述波形發(fā)生器用于接收觸發(fā)信號(hào)，并根據(jù)安全校驗(yàn)后的給定波形數(shù)據(jù)，產(chǎn)生給定波形信號(hào)；

所述數(shù)據(jù)采集卡用于實(shí)時(shí)采集快響應(yīng)線性電源的電流反饋信號(hào)，并發(fā)送至所述模擬調(diào)節(jié)器；

所述模擬調(diào)節(jié)器用于根據(jù)電流反饋信號(hào)和給定波形信號(hào)，產(chǎn)生功率管控制信號(hào)并發(fā)送至快響應(yīng)線性電源，控制快響應(yīng)線性電源的功率器件；

所述狀態(tài)板用于根據(jù)快響應(yīng)線性電源內(nèi)部的電路傳感器反饋的狀態(tài)信號(hào)確定快響應(yīng)線性電源的運(yùn)行狀態(tài)，根據(jù)異常信號(hào)對(duì)快響應(yīng)線性電源進(jìn)行分閘保護(hù)，以及根據(jù)所述工控機(jī)發(fā)送的命令控制該快響應(yīng)線性電源控制系統(tǒng)的開(kāi)關(guān)機(jī)或復(fù)位。

2.如權(quán)利要求1所述的一種離子同步加速器中快響應(yīng)線性電源控制系統(tǒng)，其特征在于，所述波形發(fā)生器包括波形發(fā)生模塊、時(shí)鐘分配電路、數(shù)模轉(zhuǎn)換器和FIFO存儲(chǔ)器；

所述波形發(fā)生模塊用于接收所述FPGA控制器發(fā)送的上升沿觸發(fā)信號(hào)，并根據(jù)安全校驗(yàn)后的給定波形數(shù)據(jù)，產(chǎn)生給定波形信號(hào)；

所述時(shí)鐘分配電路用于產(chǎn)生所需的時(shí)鐘信號(hào)；

所述數(shù)模轉(zhuǎn)換器用于將數(shù)字量的給定波形信號(hào)轉(zhuǎn)換為模擬量的給定波形信號(hào)，并按照所需的時(shí)鐘信號(hào)，將給定波形信號(hào)輸出至所述模擬調(diào)節(jié)器；

所述FIFO存儲(chǔ)器用于緩存安全校驗(yàn)后的給定波形數(shù)據(jù)。

3.如權(quán)利要求2所述的一種離子同步加速器中快響應(yīng)線性電源控制系統(tǒng)，其特征在于，所述時(shí)鐘分配電路的電流回讀有三個(gè)通道，均為相同的輸出電流信號(hào)，其中，一路連接所述數(shù)據(jù)采集卡，用于電流波形在線監(jiān)測(cè)；一路連接所述模擬調(diào)節(jié)器，用于電流反饋調(diào)節(jié)；另一路連接所述FPGA控制器，用于對(duì)電流進(jìn)行異常連鎖保護(hù)。

4.如權(quán)利要求1所述的一種離子同步加速器中快響應(yīng)線性電源控制系統(tǒng)，其特征在于，所述FPGA核心控制板采用Intel公司的cycloneIV系類(lèi)的FPGA芯片。