[發明專利]存儲器陣列及用于形成存儲器陣列的方法

在審

• 申請號: 202010483927.0
• 申請日: 2020-06-01
• 公開（公告）號: CN112216700A
• 公開（公告）日: 2021-01-12
• 發明（設計）人: D·戴寇克;P·R·莫赫納·勞
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11556;H01L27/11578;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種用于形成包括存儲器單元串及操作性穿陣列通孔TAV的存儲器陣列的方法，所述方法包括：

形成包括垂直交替的絕緣層次與導電層次的堆疊，所述堆疊包括TAV區域及操作性存儲器單元串區域；

在所述堆疊中在所述操作性存儲器單元串區域中形成操作性溝道材料串，且在所述堆疊中在所述TAV區域中形成虛擬溝道材料串；

在所述TAV區域中以絕緣體材料替代所述虛擬溝道材料串的至少大部分溝道材料；及

在所述TAV區域中形成操作性TAV。

2.根據權利要求1所述的方法，其中所述替代會移除所述溝道材料串的所有所述溝道材料。

3.根據權利要求1所述的方法，其中所述操作性溝道材料串位于構成存儲器平面的一部分的橫向間隔開的存儲器塊內；且

所述方法進一步包括：

形成相對于彼此橫向間隔開的多個所述TAV區域，所述TAV區域中的至少一者位于所述存儲器平面內，所述TAV區域中的至少另一者位于所述存儲器平面外側。

4.根據權利要求1所述的方法，其中所述替代包括：

掩蔽所述操作性存儲器單元串區域中的所述操作性溝道材料串且使所述TAV區域中的所述虛擬溝道材料串保持未掩蔽；

在掩蔽所述操作性存儲器單元串區域中的所述操作性溝道材料串的同時，蝕刻所述TAV區域中的所述未經掩蔽虛擬溝道材料串的所述溝道材料；及

在所述蝕刻之后，沉積所述絕緣體材料。

5.根據權利要求1所述的方法，其中替代所述溝道材料的所有所述絕緣體材料基本上由固態材料組成。

6.根據權利要求1所述的方法，其中替代所述溝道材料的所有所述絕緣體材料由固態材料組成。

7.根據權利要求1所述的方法，其中替代所述溝道材料的所述絕緣體材料包括固態材料及氣態材料。

8.根據權利要求7所述的方法，其中所述絕緣體材料包括一個且僅一個孔隙空間且在所述孔隙空間中接納所述氣態材料。

9.根據權利要求1所述的方法，其包括同時形成所述操作性溝道材料串及所述虛擬溝道材料串。

10.根據權利要求1所述的方法，其包括在形成所述操作性溝道材料串及所述虛擬溝道材料串之后形成所述操作性TAV。

11.根據權利要求10所述的方法，其包括在所述替代之后形成所述操作性TAV。

12.根據權利要求1所述的方法，其包括將所述操作性溝道材料串及所述虛擬溝道材料串形成為個別地具有相對于彼此相同的水平形狀。

13.根據權利要求1所述的方法，其包括將所述操作性溝道材料串及所述虛擬溝道材料串形成為個別地具有相對于彼此相同的大小及形狀。

14.根據權利要求1所述的方法，其包括將所述操作性溝道材料串及所述虛擬溝道材料串形成為具有相對于彼此相同的間距。

15.根據權利要求14所述的方法，其包括將所述操作性溝道材料串及所述虛擬溝道材料串形成為個別地具有相對于彼此相同的大小及形狀。

16.根據權利要求1所述的方法，其包括將所述操作性溝道材料串及所述虛擬溝道材料串形成為個別地沿水平方向小于所述操作性TAV。

17.根據權利要求1所述的方法，其包括形成陣列下CMOS電路系統。

18.根據權利要求1所述的方法，其包括將所述存儲器陣列形成為包括NAND。