[發(fā)明專利]一種AI服務(wù)器計(jì)算單元架構(gòu)及實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010476077.1
• 申請(qǐng)日: 2020-05-29
• 公開（公告）號(hào): CN111737184B
• 公開（公告）日: 2022-08-12
• 發(fā)明（設(shè)計(jì)）人: 孫瓏玲;于泉泉;王鵬;王煥超;劉聞?dòng)?/a>;閆玉婕
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F15/16
• 分類號(hào): G06F15/16;G06F13/42;G06F15/173
• 代理公司: 濟(jì)南舜源專利事務(wù)所有限公司 37205
• 代理人: 孫玉營(yíng)

1.一種AI服務(wù)器計(jì)算單元架構(gòu)，其特征在于，包括功耗獲取模塊、控制模塊、PCIeSwitch芯片；PCIe Switch芯片包括第一PCIe Switch芯片和第二PCIe Switch芯片；

控制模塊分別與第一PCIe Switch芯片和第二PCIe Switch芯片進(jìn)行通信連接；

第一PCIe Switch芯片連接有第一CPU；第一CPU連接有第二CPU；第一PCIe Switch芯片和第二PCIe Switch芯片分別連接有若干個(gè)GPU；

第一PCIe Switch芯片和第二PCIe Switch芯片連接；第二PCIe Switch芯片與第一CPU連接；第二PCIe Switch芯片與第二CPU連接；

功耗獲取模塊，用于獲取CPU、GPU的功耗數(shù)據(jù)；

控制模塊，用于從功耗獲取模塊獲取CPU、GPU的功耗數(shù)據(jù)并對(duì)功耗數(shù)據(jù)進(jìn)行分析處理并根據(jù)對(duì)功耗數(shù)據(jù)的處理結(jié)果向PCIe Switch芯片發(fā)送控制指令包，控制PCIe Switch芯片端口的開關(guān)設(shè)置和上下行屬性設(shè)置實(shí)現(xiàn)GPU參與計(jì)算的個(gè)數(shù)的調(diào)整及GPU通過PCIe Switch芯片與CPU互聯(lián)關(guān)系的調(diào)整；

所述控制模塊包括FPGA；所述的第一PCIe Switch芯片設(shè)置有A端口，第二PCIe Switch芯片設(shè)置有A端口、B端口和C端口；

FPGA根據(jù)對(duì)功耗數(shù)據(jù)的處理結(jié)果分別向第一PCIe Switch芯片的I2C管理端口和第二PCIe Switch芯片的I2C管理端口發(fā)送控制指令包，控制第一PCIe Switch芯片A端口關(guān)閉、第二PCIe Switch芯片A端口和B端口關(guān)閉、第二PCIe Switch芯片C端口打開并設(shè)置為上行端口時(shí)，第二PCIe Switch芯片的C端口與第二CPU通信連接；

FPGA根據(jù)對(duì)功耗數(shù)據(jù)的處理結(jié)果分別向第一PCIe Switch芯片的I2C管理端口和第二PCIe Switch芯片的I2C管理端口發(fā)送控制指令包，控制第一PCIe Switch芯片A端口關(guān)閉、第二PCIe Switch芯片A端口和C端口關(guān)閉、第二PCIe Switch芯片的B端口打開并設(shè)置為上行端口時(shí)，第二PCIe Switch芯片的B端口與第一CPU通信連接；

FPGA根據(jù)對(duì)功耗數(shù)據(jù)的處理結(jié)果分別向第一PCIe Switch芯片的I2C管理端口和第二PCIe Switch芯片的I2C管理端口發(fā)送控制指令包，控制第一PCIe Switch芯片A端口打開并設(shè)置為下行端口、第二PCIe Switch芯片A端口打開并設(shè)置為上行端口、第二PCIe Switch芯片的B端口和C端口關(guān)閉時(shí)，第一PCIe Switch芯片的A端口和第二PCIe Switch芯片的A端口通信連接。

2.根據(jù)權(quán)利要求1所述的一種AI服務(wù)器計(jì)算單元架構(gòu)，其特征在于，功耗獲取模塊包括BMC和VR芯片；

VR芯片分別與GPU與CPU連接；

BMC通過掃描VR芯片的I2C地址，獲取相應(yīng)的CPU和GPU的功耗數(shù)據(jù)；

控制模塊通過I2C從BMC獲取CPU和GPU的實(shí)時(shí)功耗數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的一種AI服務(wù)器計(jì)算單元架構(gòu)，其特征在于，所述PCIe Switch芯片設(shè)置有I2C管理端口；

所述FPGA分別通過I2C與第一PCIe Switch芯片的I2C管理端口和第二PCIe Switch芯片的I2C管理端口通信連接。

4.根據(jù)權(quán)利要求1所述的一種AI服務(wù)器計(jì)算單元架構(gòu)，其特征在于，所述的第一PCIeSwitch芯片和第二PCIe Switch芯片均設(shè)置有若干端口；所述端口與GPU連接；

FPGA根據(jù)對(duì)功耗數(shù)據(jù)的處理結(jié)果分別向第一PCIe Switch芯片的I2C管理端口和第二PCIe Switch芯片的I2C管理端口發(fā)送控制指令包，控制第一PCIe Switch芯片、第二PCIeSwitch芯片端口的開關(guān)及下行屬性設(shè)置實(shí)現(xiàn)GPU參與計(jì)算的個(gè)數(shù)的調(diào)整。