[發明專利]一種四階復值超混沌系統的實現電路

有效

• 申請號: 202010475273.7
• 申請日: 2020-05-29
• 公開（公告）號: CN111626421B
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 劉娜;劉鵬;李宗翰;鄧瑋;方潔;栗三一;孫軍偉;王國印
• 申請（專利權）人: 鄭州輕工業大學
• 主分類號: G06N7/08
• 分類號: G06N7/08
• 代理公司: 鄭州優盾知識產權代理有限公司 41125
• 代理人: 張真真

1.一種四階復值超混沌系統的實現電路，其特征在于，包括第一通道電路、第二通道電路、第三通道電路、第四通道電路、第五通道電路、第六通道電路和第七通道電路；第一通道電路的輸出端輸出的信號為x₁，第二通道電路的輸出端輸出的信號為x₂，第三通道電路的輸出端輸出的信號為x₃，第四通道電路的輸出端輸出的信號為x₄，第五通道電路的輸出端輸出的信號為x₅，第六通道電路的輸出端輸出的信號為x₆，第七通道電路的輸出端輸出的信號為x₇；第一通道電路的輸入由輸出信號x₁、x₃和x₅復合構成，第二通道電路的輸入由輸出信號x₂、x₄和x₆復合構成，第三通道電路的輸入由輸出信號x₁、x₃、x₅和x₇復合構成，第四通道電路的輸入由輸出信號x₂、x₄、x₆和x₇復合構成，第五通道電路的輸入由輸出信號x₁、x₃和x₅復合構成，第六通道電路的輸入由輸出信號x₂、x₄和x₆復合構成，第七通道電路的輸入由輸出信號x₃、x₅和x₇復合構成；

所述第一通道電路包括依次串聯連接的第一減法器、第一反相加法器和第一反相積分器；所述第一減法器包括運算放大器U11、電阻R11、電阻R12、電阻R13和電阻R14，電阻R11的一端與信號x₁相連接，電阻R11的另一端分別與運算放大器U11的反相輸入端、電阻R14相連接，電阻R12的一端與信號x₃相連接，電阻R12的另一端、電阻R13均與運算放大器U11的正相輸入端相連接，電阻R13接地，電阻R14與運算放大器U11的輸出端相連接；所述第一反相加法器包括運算放大器U12、電阻R15、電阻R16和電阻R17，電阻R15的一端與運算放大器U11的輸出端相連接，電阻R15的另一端、電阻R16均與運算放大器U12的反相輸入端相連接，運算放大器U12的反相輸入端與輸出端之間連接有電阻R17，運算放大器U12的正相輸入端接地；所述第一反相積分器包括運算放大器U13、電阻R18和電容C1，電阻R18的一端與運算放大器U12的輸出端相連接，電阻R18的另一端分別與運算放大器U13的反相輸入端、電容C1相連接，電容C1與運算放大器U13的輸出端相連接，運算放大器U13的正相輸入端接地；信號x₃和信號x₅均與第一乘法器A1相連接，第一乘法器A1與電阻R16相連接；

所述第二通道電路包括依次串聯連接的第二減法器、第二反相加法器和第二反相積分器；所述第二減法器包括運算放大器U21、電阻R21、電阻R22、電阻R23和電阻R24，電阻R21的一端與信號x₂相連接，電阻R21的另一端分別與運算放大器U21的反相輸入端、電阻R24相連接，電阻R22的一端與信號x₄相連接，電阻R22的另一端、電阻R23均與運算放大器U21的正相輸入端相連接，電阻R23接地，電阻R24與運算放大器U21的輸出端相連接；所述第二反相加法器包括運算放大器U22、電阻R25、電阻R26和電阻R27，電阻R25的一端與運算放大器U21的輸出端相連接，電阻R25的另一端、電阻R26均與運算放大器U22的反相輸入端相連接，運算放大器U22的反相輸入端與輸出端之間連接有電阻R27，運算放大器U22的正相輸入端接地；所述第二反相積分器包括運算放大器U23、電阻R28和電容C2，電阻R28的一端與運算放大器U22的輸出端相連接，電阻R28的另一端分別與運算放大器U23的反相輸入端、電容C2相連接，電容C2與運算放大器U23的輸出端相連接，運算放大器U23的正相輸入端接地；信號x₄和信號x₆均與第二乘法器A2相連接，第二乘法器A2與電阻R26相連接；

所述第三通道電路包括依次串聯連接的第三乘法器A3、第一反相器、第三反相加法器和第三反相積分器；所述第三乘法器A3分別與信號x₁、x₅相連接；所述第一反相器包括運算放大器U31、電阻R31和電阻R33，電阻R31的一端與第三乘法器A3的輸出端相連接，電阻R31的另一端分別與運算放大器U31的反相輸入端、電阻R33相連接，電阻R33與運算放大器U31的輸出端相連接，運算放大器U31的正相輸入端接地；所述第三反相加法器包括運算放大器U32、電阻R34、電阻R36、電阻R37、電阻R38和電阻R39，電阻R34的一端與運算放大器U31的輸出端相連接，電阻R34的另一端、電阻R36、電阻R37的另一端、電阻R38的另一端均與運算放大器U32的反相輸入端相連接，電阻R36與第二反相器相連接，電阻R37的一端與信號x₁相連接，電阻R38的一端與信號x₇相連接，運算放大器U32的反相輸入端與輸出端之間連接有電阻R39，運算放大器U32的正相輸入端接地；所述第三反相積分器包括運算放大器U33、電阻R3X和電容C3，電阻R3X的一端與運算放大器U32的輸出端相連接，電阻R3X的另一端分別與運算放大器U33的反相輸入端、電容C3相連接，電容C3與運算放大器U33的輸出端相連接，運算放大器U33的正相輸入端接地；所述第三通道電路還包括第二反相器，第二反相器包括運算放大器U34、電阻R32和電阻R35，電阻R32的一端與信號x₃相連接，電阻R32的另一端分別與運算放大器U34的反相輸入端、電阻R35相連接，電阻R35與運算放大器U34的輸出端相連接，運算放大器U34的輸出端與電阻R36相連接，運算放大器U34的正相輸入端接地；

所述第四通道電路包括依次串聯連接的第四乘法器A4、第三反相器、第四反相加法器和第四反相積分器；所述第四乘法器A4分別與信號x₂、x₆相連接；所述第三反相器包括運算放大器U41、電阻R41和電阻R42，電阻R41的一端與第四乘法器A4的輸出端相連接，電阻R41的另一端分別與運算放大器U41的反相輸入端、電阻R42相連接，電阻R42與運算放大器U41的輸出端相連接，運算放大器U41的正相輸入端接地；所述第四反相加法器包括運算放大器U42、電阻R43、電阻R46、電阻R47、電阻R48和電阻R49，電阻R43的一端與運算放大器U41的輸出端相連接，電阻R43的另一端、電阻R46、電阻R47的另一端、電阻R48的另一端均與運算放大器U42的反相輸入端相連接，電阻R46與第四反相器相連接，電阻R47的一端與信號x₂相連接，電阻R48的一端與信號x₇相連接，運算放大器U42的反相輸入端與輸出端之間連接有電阻R49，運算放大器U42的正相輸入端接地；所述第四反相積分器包括運算放大器U43、電阻R4X和電容C4，電阻R4X的一端與運算放大器U42的輸出端相連接，電阻R4X的另一端分別與運算放大器U43的反相輸入端、電容C4相連接，電容C4與運算放大器U43的輸出端相連接，運算放大器U43的正相輸入端接地；所述第四通道電路還包括第四反相器，第四反相器包括運算放大器U44、電阻R44和電阻R45，電阻R44的一端與信號x₄相連接，電阻R44的另一端分別與運算放大器U44的反相輸入端、電阻R45相連接，電阻R45與運算放大器U44的輸出端相連接，運算放大器U44的輸出端與電阻R46相連接，運算放大器U44的正相輸入端接地；

所述第五通道電路包括依次串聯連接的第五反相器、第五反相加法器和第五反相積分器；所述第五反相器包括運算放大器U51、電阻R51、電阻R52，電阻R51的一端與信號x₅相連接，電阻R51的另一端分別與運算放大器U51的反相輸入端、電阻R52相連接，電阻R52與運算放大器U51的輸出端相連接，運算放大器U51的正相輸入端接地；所述第五反相加法器包括運算放大器U52、電阻R53、電阻R54和電阻R55，電阻R53的一端與運算放大器U51的輸出端相連接，電阻R53的另一端、電阻R54均與運算放大器U52的反相輸入端相連接，運算放大器U52的反相輸入端與輸出端之間連接有電阻R55，運算放大器U52的正相輸入端接地；所述第五反相積分器包括運算放大器U53、電阻R56和電容C5，電阻R56的一端與運算放大器U52的輸出端相連接，電阻R56的另一端分別與運算放大器U53的反相輸入端、電容C5相連接，電容C5與運算放大器U53的輸出端相連接，運算放大器U53的正相輸入端接地；信號x₃和信號x₁均與第五乘法器A2相連接，第五乘法器A5與電阻R54相連接；

所述第六通道電路包括依次串聯連接的第六反相器、第六反相加法器和第六反相積分器；所述第六反相器包括運算放大器U61、電阻R61和電阻R62，電阻R61的一端與信號x₆相連接，電阻R61的另一端分別與運算放大器U61的反相輸入端、電阻R62相連接，電阻R62與運算放大器U61的輸出端相連接，運算放大器U61的正相輸入端接地；所述第六反相加法器包括運算放大器U62、電阻R63、電阻R64和電阻R65，電阻R63的一端與運算放大器U61的輸出端相連接，電阻R63的另一端、電阻R64均與運算放大器U62的反相輸入端相連接，運算放大器U62的反相輸入端與輸出端之間連接有電阻R65，運算放大器U62的正相輸入端接地；所述第六反相積分器包括運算放大器U63、電阻R66和電容C6，電阻R66的一端與運算放大器U62的輸出端相連接，電阻R66的另一端分別與運算放大器U63的反相輸入端、電容C6相連接，電容C6與運算放大器U63的輸出端相連接，運算放大器U63的正相輸入端接地；信號x₂和信號x₄均與第六乘法器A6相連接，第六乘法器A6與電阻R64相連接；

所述第七通道電路包括依次串聯連接的第七反相器、第七反相加法器和第七反相積分器；所述第七反相器包括運算放大器U71、電阻R71和電阻R72，電阻R71的一端與第一乘法器A1的輸出端相連接，電阻R71的另一端分別與運算放大器U71的反相輸入端、電阻R72相連接，電阻R72與運算放大器U71的輸出端相連接，運算放大器U71的正相輸入端接地；所述第七反相加法器包括運算放大器U72、電阻R73、電阻R74和電阻R75，電阻R73的一端與運算放大器U71的輸出端相連接，電阻R74的一端與信號x₇相連接，電阻R73的另一端、電阻R74的另一端均與運算放大器U72的反相輸入端相連接，運算放大器U72的反相輸入端與輸出端之間連接有電阻R75，運算放大器U72的正相輸入端接地；所述第七反相積分器包括運算放大器U73、電阻R76和電容C7，電阻R76的一端與運算放大器U72的輸出端相連接，電阻R76的另一端分別與運算放大器U73的反相輸入端、電容C7相連接，電容C7與運算放大器U73的輸出端相連接，運算放大器U73的正相輸入端接地。