[發明專利]一種延遲過電流保護的電路及設計方法

有效

• 申請號: 202010470914.X
• 申請日: 2020-05-28
• 公開（公告）號: CN111711164B
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 楊益昌
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H02H3/093
• 分類號: H02H3/093;H02H7/10
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張亮

1.一種延遲過電流保護的電路，其特征在于，包括電源管理IC以及接在所述電源管理IC外部的回路；所述回路包括：第一保護電阻R1、第二保護電阻R2、n通道MOS管 Q3、充電延時電路和比較電路；所述第一保護電阻R1與所述 n通道MOS管Q3的D極分別連接電源管理IC，所述第二保護電阻R2連接 n通道MOS管Q3的S極；所述 n通道MOS管Q3的G極與比較電路的輸出端連接，所述充電延時電路的輸入端和比較電路的輸入端分別與所述電源管理IC的輸出端負極連接；所述第一保護電阻R1、第二保護電阻R2與充電延時電路均接地；

所述比較電路包括：反相器和第一比較器COMP1；所述充電延時電路包括：第二比較器COMP2、第三保護電阻R3和電容C1；所述反相器的輸出端和第二比較器COMP2的輸出端分別與所述n通道MOS管Q3的G極連接；所述反相器的輸入端與第一比較器COMP1的輸出端連接；所述第二比較器COMP2的輸出端與第三保護電阻R3連接；所述第三保護電阻R3與電容C1連接，所述電容C1接地。

2.根據權利要求1所述的一種延遲過電流保護的電路，其特征在于，所述電源管理IC的輸出端負極串聯低阻抗電阻R4；所述第一比較器COMP1的輸入端與第二比較器COMP2的輸入端分別并聯在低阻抗電阻R4兩端。

3.一種基于權利要求1或2所述的延遲過電流保護的電路的延遲過電流保護的設計方法，其特征在于，包括：

增加n通道MOS管Q3以及與第一保護電阻R1并聯的第二保護電阻R2，用于設置正常工作狀態時降低過流保護點；

增加低阻抗電阻R4和比較電路，用于設置輸出電流過大狀態下增加過流保護點；

增加充電延時電路用于以充電的方式延遲過電流保護時間；

通過測試調整充電的飽和點確定延遲過電流保護的觸發時間。

4.根據權利要求3所述的一種延遲過電流保護的設計方法，其特征在于，所述設計方法還包括：

初始化時設置n通道MOS管Q3為導通狀態。

5.根據權利要求3所述的一種延遲過電流保護的設計方法，其特征在于，在所述增加低阻抗電阻R4和比較電路中，所述設計方法還包括：

增加第一比較器COMP1，并設置第一比較器COMP1監測低阻抗電阻R4的電壓狀態；

增加反相器，并設置反相器的接收第一比較器COMP1的信號并控制n通道MOS管Q3截止。

6.根據權利要求3所述的一種延遲過電流保護的設計方法，其特征在于，在所述增加充電延時電路中，所述設計方法還包括：

增加電容C1用于以充電飽和的方式延遲過電流保護觸發時間；

增加第二比較器COMP2用于電容C1充電飽和后控制n通道MOS管Q3導通；

增加所述第三保護電阻R3用于增加電路的穩定性。