[發(fā)明專利]自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備及分辨率自適應(yīng)方法

有效

• 申請?zhí)枺?/td>: 202010469986.2
• 申請日: 2020-05-28
• 公開（公告）號: CN111601104B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計）人: 孫建軍;孫文德;李雄飛;袁智;李濤;楊劍;李瀟
• 申請（專利權(quán)）人: 湖南安元信息科技有限公司
• 主分類號: H04N17/00
• 分類號: H04N17/00
• 代理公司: 長沙智勤知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 43254
• 代理人: 彭鳳琴

1.一種自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備，其特征在于，包括ARINC818總線接收模塊，所述ARINC818總線接收模塊包括ADVB解析單元、第一分辨率檢測單元、第一VESA時序生成單元、第一鎖相環(huán)時鐘重配單元、進(jìn)幀存控制單元、第一出幀存控制單元和存儲控制器，其中：

所述ADVB解析單元、所述進(jìn)幀存控制單元和所述存儲控制器依次信號連接，所述存儲控制器用于與存儲器信號連接，以通過所述ADVB解析單元將接收的ARINC818視頻信號解析成RGB888數(shù)據(jù)，并將所述RGB888數(shù)據(jù)通過所述進(jìn)幀存控制單元暫存至所述存儲器；

所述ADVB解析單元、所述第一分辨率檢測單元、所述第一鎖相環(huán)時鐘重配單元和所述存儲控制器依次信號連接，以將所述ADVB解析單元解析的RGB888數(shù)據(jù)通過所述第一分辨率檢測單元進(jìn)行分辨率檢測，并通過所述第一鎖相環(huán)時鐘重配單元為所述RGB888數(shù)據(jù)配置與分辨率對應(yīng)的第一像素時鐘后，將所述第一像素時鐘發(fā)送至所述存儲控制器；

所述存儲控制器、所述第一VESA時序生成單元和所述第一鎖相環(huán)時鐘重配單元分別與所述第一出幀存控制單元信號連接，所述第一出幀存控制單元用于與視頻輸出接口芯片信號連接，以通過所述第一鎖相環(huán)時鐘重配單元將所述第一像素時鐘發(fā)送至所述第一出幀存控制單元，在所述第一出幀存控制單元接收到所述存儲器輸出的RGB888數(shù)據(jù)時，通過所述第一VESA時序生成單元根據(jù)所述第一像素時鐘將所述RGB888數(shù)據(jù)恢復(fù)為滿足VESA標(biāo)準(zhǔn)的時序后，將所述RGB888數(shù)據(jù)從所述第一出幀存控制單元輸出至所述視頻輸出接口芯片。

2.根據(jù)權(quán)利要求1所述的自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備，其特征在于，所述ARINC818總線接收模塊還包括PCIE DMA控制單元和PCIE控制器單元，所述存儲控制器、PCIE DMA控制單元和PCIE控制器單元依次信號連接，所述ADVB解析單元與所述存儲控制器信號連接，所述PCIE控制器單元用于與上位機信號連接，以將所述ADVB解析單元解析出的原始數(shù)據(jù)依次通過所述存儲控制器、所述PCIE DMA控制單元和所述PCIE控制器單元傳輸至所述上位機。

3.根據(jù)權(quán)利要求2所述的自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備，其特征在于，所述自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備還包括第一控制寄存器單元，所述第一控制寄存器單元分別與所述ADVB解析單元和所述PCIE控制器單元信號連接。

4.根據(jù)權(quán)利要求2所述的自適應(yīng)分辨率的ARINC818總線仿真測試設(shè)備，其特征在于，所述仿真測試設(shè)備還包括ARINC818總線發(fā)送模塊，所述ARINC818總線發(fā)送模塊包括第二鎖相環(huán)時鐘重配單元，第二VESA時序生成單元、第二出幀存控制單元、視頻行緩存單元、ARINC818總線ADVB發(fā)送單元、所述PCIE DMA控制單元、所述PCIE控制器單元和所述存儲控制器，其中：

所述存儲控制器和所述第二出幀存控制單元信號連接，以用于將所述上位機輸入的視頻測試數(shù)據(jù)依次經(jīng)所述PCIE控制器單元和所述PCIE DMA控制單元傳輸至所述第二出幀存控制單元；

所述第二鎖相環(huán)時鐘重配單元、第二VESA時序生成單元和第二出幀存控制單元、所述視頻行緩存單元和所述ARINC818總線ADVB發(fā)送單元依次信號連接，所述ARINC818總線ADVB發(fā)送單元用于信號連接光電轉(zhuǎn)換模塊，以通過所述第二鎖相環(huán)時鐘重配單元為所述視頻測試數(shù)據(jù)配置與分辨率對應(yīng)的第二像素時鐘，并將所述第二像素時鐘分別發(fā)送至所述第二VESA時序生成單元和第二出幀存控制單元，在所述第二出幀存控制單元接收到所述上位機輸出的所述視頻測試數(shù)據(jù)時，所述第二VESA時序生成單元根據(jù)所述第二像素時鐘將所述視頻測試數(shù)據(jù)恢復(fù)為滿足VESA標(biāo)準(zhǔn)的時序后，通過所述視頻行緩存單元進(jìn)行視頻行緩存、通過所述ARINC818總線ADVB發(fā)送單元組成協(xié)議幀，并發(fā)送至光電轉(zhuǎn)換模塊。