[發明專利]一種生成B1C信號偽隨機噪聲碼的硬件實現方法

在審

• 申請號: 202010466728.9
• 申請日: 2020-05-28
• 公開（公告）號: CN111694029A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 丁繼成;張永超;杜朝明;李亮;程建華;黃衛權;王坤;柏亞國
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: G01S19/37
• 分類號: G01S19/37
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種生成B1C信號偽隨機噪聲碼的硬件實現方法，其特征是，包括如下步驟：

步驟一：設計出一種基于塊存儲器的勒讓德硬件輸出的實現方法；

步驟二：設計出基于塊ROM共用B1C偽隨機噪聲碼輸出的硬件電路方案；

步驟三：提出一種多通道分時復用FPGA中塊存儲器的方案，實現序列的多通道輸出方法。

2.根據權利要求1所述的一種生成B1C信號偽隨機噪聲碼的硬件實現方法，其特征是，所述步驟一中，基于塊存儲器的硬件輸出方法的步驟如下：

通過計算機編程語言生成勒讓德序列并存為.coe格式，將該文件固化到FPGA的塊存儲器中；在通信時鐘f_s驅動下，通過地址累加讀取塊ROM的內容，實現勒讓德序列的實時輸出L(t)。

3.根據權利要求1所述的一種生成B1C信號偽隨機噪聲碼的硬件實現方法，其特征是，所述步驟二中，基于FPGA的B1C信號偽隨機噪聲序列的步驟如下：

通過起始序列的基地址add1＝p-1和add2＝p+w-1進行塊存儲器ROM的數據讀取，每次將兩輸出端口的值進行異或后，地址寄存器的值進行加1操作；FPGA的內部計數器從截取點p處開始計數，當計數值達到12030時，計數器清零進行下一周期的偽碼輸出；當循環到達勒讓德序列末尾而計數值未滿10230時，重新復位ROM兩端口的基地址，計數器繼續開始計數。

4.根據權利要求1所述的一種生成B1C信號偽隨機噪聲碼的硬件實現方法，其特征是，所述步驟三中，為了保證M個通道以輸出速率f_c＝1.023MHz輸出，確定ROM存儲器的通信速率條件為：f_s≥Mf_c，滿足該頻率f_s下才能夠進行M個通道的B1C偽隨機噪聲碼序列的輸出；通過播發B1C信號衛星號的相位差p和截取點w計算雙數據口對應的ROM的基地址add1和add2，在一個采樣時鐘的驅動下，將讀出的兩個位置勒讓德序列進行邏輯運算，實現B1C偽碼序列的多通道輸出。