[發明專利]三層光刻材料的返工方法在審
| 申請號: | 202010466198.8 | 申請日: | 2020-05-28 |
| 公開(公告)號: | CN111584348A | 公開(公告)日: | 2020-08-25 |
| 發明(設計)人: | 李中華 | 申請(專利權)人: | 上海華力集成電路制造有限公司 |
| 主分類號: | H01L21/027 | 分類號: | H01L21/027;H01L21/033;H01L21/311;H01L21/02;G03F7/42 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201315 上海市浦東新區中國(上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 三層 光刻 材料 返工 方法 | ||
本發明公開了一種三層光刻材料的返工方法,包括步驟:步驟一、提供形成有多晶硅柵的半導體襯底;步驟二、旋涂ODL層、SHB層和PR層疊加而成的三層光刻材料;步驟三、進行膜層檢查,如果檢查出現問題,則進行后續步驟四;步驟四、進行返工工藝,包括:步驟41、進行有機溶劑清洗;步驟42、進行采用CF4為刻蝕氣體的第一次等離子氣體刻蝕;步驟43、進行采用N2H2為刻蝕氣體的第二次等離子氣體刻蝕。步驟44、采用單片清洗工藝對所述半導體襯底進行清洗。本發明能提高返工工藝的適用范圍,極大提高返工工藝的安全性,而且還能降低返工工藝額外引入的缺陷。
技術領域
本發明涉及一種半導體集成電路制造方法,特別是涉及一種三層光刻材料的返工方法。
背景技術
隨著技術發展,芯片的特征線寬尺寸越來越小。為了提高線寬圖形的保真度,光刻時的晶圓薄膜堆疊采用多層材質堆疊,依次傳遞圖形。芯片的制造工藝非常的復雜,步驟繁多,晶圓為單晶結構半導體襯底如硅襯底組成圓片。在每一步的制作都達標后,最終制作的芯片才能達到設計功能,否則就成為廢品。任何一個工藝步驟發生的異常若無法返工的話,就會前功盡棄,成為廢品。
光刻工藝過程中,為了提高圖形的解析度,以及工藝過程中的保真度,會采用三層不同材質的薄膜堆疊結構即三層光刻材料來依次傳遞圖形及尺寸。發生工藝異常時可以通過返工工藝剝離掉晶圓表面的薄膜材質,經過返工的晶圓重新淀積相關薄膜材質,避免晶圓報廢。三層光刻材料通常分別為有機底層結構(Organic Dielectric Layer,ODL)層、硅氧基硬掩模中間層結構(Si-O-based Hard Mask,SHB)層和光刻膠(PR)層。
SHB層采用硅基抗反射層如硅底部抗反射涂層(BARC)。
ODL層通常采用碳涂層(Spin-On-Carbon,SOC),SOC是高碳含量的聚合物。
在多晶硅柵的切割工藝中也需要采用三層光刻材料,通過三層光刻材料實現光刻工藝的定義并更加光刻定義實現對多晶硅柵的刻蝕。
現有一種返工工藝包括如下步驟:步驟1、采用O2等離子氣體刻蝕去除晶圓表面的光刻膠;步驟2、采用CF4等離子氣體刻蝕去除晶圓光刻膠下的硅基抗反射層;步驟3、采用O2等離子氣體刻蝕去除晶圓硅基抗反射層下的ODL層。
現有這種干法刻蝕返工工藝可以挽救硅基抗反射層沉積異常、硅基抗反射層沉積后的光刻膠沉積異常、光刻曝光過程中以及曝光后的任何異常。但對于硅基抗反射層沉積前的任何異常如ODL層涂布后發現異常,若采用該流程去返工,則會導致晶圓報廢,這是因為:
步驟1和3都是采用O2等離子氣體刻蝕,如果在硅基抗反射層之前發生工藝異常通常為涂布ODL層發生異常時,這時進行返工工藝會在步驟1中就將ODL層去除,這樣,后續的步驟2的CF4等離子氣體刻蝕會對半導體襯底上的結構如形成于半導體襯底上的多晶硅柵產生破壞作用如會將多晶硅柵直接去除,故容易導致晶圓異常。
現有一種改進的返工工藝包括如下步驟:
步驟1、采用光刻膠減量(Resist Reduction Coating,RRC)工藝去除晶圓表面的光刻膠;步驟2、采用CF4等離子氣體刻蝕去除晶圓光刻膠下的硅基抗反射層;步驟3、采用O2等離子氣體刻蝕去除晶圓硅基抗反射層下的ODL層。這種改進方法能消除前面描述的現有方法中所存在的缺陷,也即當ODL層涂布后發現異常后,進行步驟1的RRC工藝并不會對ODL層產生減薄的影響;進行步驟2的CF4等離子氣體刻蝕也僅會對ODL層產生部分減薄,不會將ODL層去除,故包括的ODL層會對底部的多晶硅柵產生保護作用,防止CF4等離子氣體刻蝕對多晶硅柵所產生的破壞作用。但是,這種改進方法的缺點是,在步驟3的O2等離子氣體刻蝕中,ODL層被去除后,O2等離子氣體刻蝕容易對暴露的多晶硅柵產生氧化作用,從而會使多晶硅柵的高度產生損失。對于技術節點為28nm以下的半導體器件來,由于多晶硅柵的厚度即高度本來就比較低,多晶硅柵的高度損失后會增加多晶硅柵電阻,最后會影響器件的性能。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司,未經上海華力集成電路制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010466198.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





