[發(fā)明專利]帶反饋校正的冗余結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 202010465118.7
• 申請日: 2020-05-27
• 公開（公告）號: CN111525919B
• 公開（公告）日: 2023-09-26
• 發(fā)明（設(shè)計(jì)）人: 王福;楊海玲
• 申請（專利權(quán)）人: 上海微阱電子科技有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 陶金龍;張磊

1.一種帶反饋校正的冗余結(jié)構(gòu)，其特征在于，包括：

冗余模塊，所述冗余模塊包括多條冗余路徑，各條冗余路徑上均設(shè)置有一待加固單元，所述待加固單元包括組合邏輯單元和數(shù)據(jù)存儲單元；所述冗余模塊用于獲得相應(yīng)待加固單元的冗余輸出信號，并對全部所述冗余輸出信號進(jìn)行多數(shù)表決以得到加固輸出信號；所述冗余模塊包括多數(shù)表決單元以及設(shè)置于各條所述冗余路徑的組合邏輯單元、選擇單元和數(shù)據(jù)存儲單元；冗余結(jié)構(gòu)輸入信號從所述組合邏輯單元的輸入端輸入，所述組合邏輯單元的輸出端與所述選擇單元的一個輸入端相連接，所述選擇單元的另一個輸入端與所述多數(shù)表決單元的輸出端相連接，所述選擇單元的控制端與所述反饋刷新模塊的相應(yīng)的輸出端連接，以獲得對應(yīng)的反饋信號，所述選擇單元的輸出端與所述數(shù)據(jù)存儲單元的一個輸入端連接，各個所述數(shù)據(jù)存儲單元的輸出端與所述多數(shù)表決單元及所述反饋刷新模塊相應(yīng)的輸入端連接；在所述反饋信號表征異常時，所述選擇單元向所述數(shù)據(jù)存儲單元輸出所述加固輸出信號；以及

反饋刷新模塊，所述反饋刷新模塊接收各個所述冗余輸出信號，進(jìn)行檢測后向各條所述冗余路徑輸出相應(yīng)的反饋信號，當(dāng)所述反饋信號表征異常時，表示相應(yīng)冗余路徑輸出信號出錯；

其中，所述冗余模塊將與表征異常的所述反饋信號所對應(yīng)的冗余路徑的輸出信號重置為所述加固輸出信號。

2.如權(quán)利要求1所述的冗余結(jié)構(gòu)，其特征在于，所述冗余模塊為三模冗余模塊，所述冗余模塊利用三條冗余路徑分別獲得相應(yīng)待加固單元的冗余輸出信號。

3.如權(quán)利要求2所述的冗余結(jié)構(gòu)，其特征在于，所述多數(shù)表決單元為滿足第一邏輯關(guān)系Q＝Q0·Q1+Q0·Q2+Q1·Q2的電路結(jié)構(gòu)，其中，Q為多數(shù)表決單元的輸出信號，Q0、Q1和Q2為三條冗余路徑的冗余輸出信號。

4.如權(quán)利要求3所述的冗余結(jié)構(gòu)，其特征在于，所述多數(shù)表決單元包括三個二輸入與門和一個三輸入或門，各個所述二輸入與門的輸入端分別接入兩路所述冗余輸出信號，且任意兩個所述二輸入與門接入的所述冗余輸出信號不完全相同，各個所述二輸入與門的輸出端分別連接所述三輸入或門的一個輸入端，所述三輸入或門的輸出端輸出所述加固輸出信號。

5.如權(quán)利要求2所述的冗余結(jié)構(gòu)，其特征在于，所述反饋刷新模塊包括多個少數(shù)表決單元，所述少數(shù)表決單元為滿足第二邏輯關(guān)系的電路結(jié)構(gòu)，其中，P0為所述少數(shù)表決單元的輸出信號，Q0、Q1和Q2為三條冗余路徑的冗余輸出信號，且Q0為所述少數(shù)表決單元中的主路徑輸入信號，Q1和Q2為所述少數(shù)表決器中的從路徑輸入信號。

6.如權(quán)利要求5所述的冗余結(jié)構(gòu)，其特征在于，所述少數(shù)表決單元的輸入端接入全部所述冗余輸出信號，且各個所述少數(shù)表決單元的輸出端與一所述冗余路徑內(nèi)的選擇單元的控制端連接；當(dāng)所述少數(shù)表決單元檢測到與其輸出端連接的冗余路徑的冗余輸出信號在三路冗余輸出信號中為少數(shù)時，所述少數(shù)表決單元輸出的反饋信號為高電平；當(dāng)所述少數(shù)表決單元檢測到與其輸出端連接的冗余路徑的冗余輸出信號在三路冗余輸出信號中為多數(shù)時，所述少數(shù)表決單元輸出的反饋信號為低電平。

7.如權(quán)利要求5所述的冗余結(jié)構(gòu)，其特征在于，所述少數(shù)表決單元包括兩個三輸入與門和一個二輸入或門，各個所述三輸入與門的輸入端接入三路所述冗余輸出信號，各個所述三輸入與門的輸出端分別連接所述二輸入或門的一個輸入端，所述二輸入或門的輸出端輸出所述反饋信號。

8.如權(quán)利要求1所述的冗余結(jié)構(gòu)，其特征在于，所述數(shù)據(jù)存儲單元為觸發(fā)器；所述觸發(fā)器的一個輸入端與所述選擇單元的輸出端連接，另一個輸入端連接時序控制信號。

9.如權(quán)利要求8所述的冗余結(jié)構(gòu)，其特征在于，各個所述觸發(fā)器連接同一時序控制信號。