[發明專利]非揮發性存儲器讀數據速度測試電路和測試方法

有效

• 申請號: 202010465009.5
• 申請日: 2020-05-28
• 公開（公告）號: CN111696617B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 徐佳斌;趙鋒;周喆;高璐
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/50
• 分類號: G11C29/50;G11C29/56
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本申請涉及半導體集成電路設計和測試技術領域，具體涉及一種非揮發性存儲器讀數據速度測試電路和測試方法。其中，測試電路包括讀信號路徑，其輸出端連接非揮發性存儲器的讀取端；讀信號路徑能夠根據測試時鐘信號，輸出讀信號給讀信號輸入端；地址路徑，其包括用于輸出經過時序平衡的地址信號的第一地址單元和時序平衡選擇器，時序平衡選擇器用于選擇并輸出第一地址單元的輸出信號；比對輸出路徑，其比對端連接非揮發性存儲器的輸出端，用于將非揮發性存儲器輸出端的輸出數據與預設的比對數據進行比對，并輸出比對結果，可以解決相關技術中非揮發性存儲器讀取數據的時間TAA的測算出現偏差的問題，能夠提高TAA測試的精度。

技術領域

本申請涉及半導體集成電路設計和測試技術領域，具體涉及一種非揮發性存儲器讀數據速度測試電路，和非揮發性存儲器讀數據速度測試方法。

背景技術

存儲器是計算機中用于數據存放的主要介質，存儲器的讀寫速度在很大程度上影響了計算機的工作速度。尤其是近年來，隨著例如云計算等互聯網技術的高速發展，對于存儲器讀寫速度的要求也越來越高。

對于非揮發性存儲器，其讀取速度通常的測量方法為：通過不斷調整存儲器讀取操作的外加時鐘的周期，將存儲器能夠準確讀出的臨界時鐘周期作為該非揮發性存儲器讀取數據的時間。

但是，此種方法使得信號之間出現難以平衡的問題，從而導致最終讀出的非臨界時鐘周期包含有測算偏差，一旦將包含有測算偏差的臨界時鐘周期作為讀取數據的時間，進而導致讀取數據的時間測算出現偏差。

發明內容

本申請提供了一種非揮發性存儲器讀數據速度測試電路和測試方法，可以解決相關技術中非揮發性存儲器讀取數據的時間的測算出現偏差的問題。

作為本申請的第一方面，提供一種非揮發性存儲器讀數據速度測試電路，所述非揮發性存儲器包括讀信號輸入端、地址信號輸入端和輸出端，所述非揮發性存儲器讀數據速度測試電路包括：

讀信號路徑，所述讀信號路徑的輸出端連接所述非揮發性存儲器的讀取端；在測試模式下，所述讀信號路徑能夠根據測試時鐘信號，輸出讀信號給所述讀信號輸入端；

地址路徑，所述地址路徑包括用于輸出經過時序平衡的地址信號的第一地址單元和時序平衡選擇器，所述時序平衡選擇器用于選擇并輸出所述第一地址單元的輸出信號；

比對輸出路徑，所述比對輸出路徑的比對端連接所述非揮發性存儲器的輸出端，用于將所述非揮發性存儲器輸出端的輸出數據與預設的比對數據進行比對，并輸出比對結果。

可選地，所述第一地址單元包括第一地址寄存器、第一地址邏輯運算器和地址鎖存器；

所述第一地址寄存器在收到所述測試時鐘信號的當前上升沿時，輸出當前地址給所述第一地址邏輯運算器；

所述當前地址經過所述第一地址邏輯運算器傳送至所述地址鎖存器，并在所述地址鎖存器中鎖存；在所述測試時鐘信號的在后上升沿時，所述地址鎖存器輸出當前地址給所述時序平衡選擇器。

可選地，所述地址路徑還包括用于輸出未經過時序平衡的地址信號的第二地址單元；

所述時序平衡選擇器用于在所述第一地址單元的輸出信號或第二地址單元的輸出信號之間進行選擇，并輸出對應的輸出信號。

可選地，所述第二地址單元包括第二地址寄存器和第二地址邏輯運算器；

所述第二地址寄存器在收到所述測試時鐘信號的當前上升沿時，輸出當前地址給第二地址邏輯運算器；

所述當前地址經過所述第二地址邏輯運算器傳送給所述時序平衡選擇器。

可選地，所述地址路徑還包括：第一測試模式選擇器；

所述第一測試模式選擇器用于選擇并輸出所述時序平衡選擇器的輸出信號。