[發明專利]服務器主板監測方法

在審

• 申請號: 202010462127.0
• 申請日: 2020-05-27
• 公開（公告）號: CN113742157A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 曾嘉弘
• 申請（專利權）人: 環達電腦（上海）有限公司;神云科技股份有限公司
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F11/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種服務器主板監測方法,其通過一服務器主板監測系統執行，該服務器主板監測系統包括一在測主板、一轉接模塊以及一測試端電腦，該在測主板設置有一FPGA， 以及若干元器件，該FPGA具有若干個連接腳，該若干元器件分別電連接該FPGA的連接腳該轉接模塊連接于該在測主板以及該測試端電腦之間，其特征在于，包含以下步驟：

a. 在該在測主板上電后，該FPGA監測各個連接腳的信號數據，記錄對應的參數于緩沖器中；

b. 利用該FPGA實時地將所記錄的參數與對應的預設值進行比較，判斷所記錄的參數是否與對應的預設值相符合，如果是則繼續執行本步驟，如果否則代表特定事件發生，則執行步驟c；

c. 在該特定事件發生的時間點后，該FPGA開始在一預設時間區間內依序讀取并記錄各個元器件的信號數據，并將該預設時間區間內所讀取并記錄的信號數據儲存為特定事件資料，接著執行步驟d；

d. 該FPGA透過該轉接模塊將該特定事件資料傳輸給該測試端電腦，接著執行步驟e；以及

e. 該測試端電腦對該特定事件資料進行分析，由該特定事件資料取得各個元器件在該預設時間區間內所分別對應的信號數據，并根據各個元器件的信號數據在該預設時間區間內的變化，而產生各個元器件在該預設時間區間內的的信號數據所分別對應的波形圖，并提供各個元器件所分別對應的波形圖供使用者分析除錯。

2.根據權利要求1所述的服務器主板監測方法，其特征在于，在步驟a中，該FPGA通過監測與其所對應的該各個元器件連接的若干連接腳的電壓準位來讀取各個元器件的信號數據。

3.根據權利要求1所述的服務器主板監測方法，其特征在于，該轉接模塊具有一第一接口、一可編程控制器件、以及一第二接口，該轉接模塊通過該第一接口連接該在測主板的FPGA。

4.根據權利要求3所述的服務器主板監測方法，其特征在于，該第一接口為I2C接口、SGPIO或SMBus接口。

5.根據權利要求3所述的服務器主板監測方法，其特征在于，該可編程控制器件連接該第一接口以及該第二接口，通過該第一接口接收該在測主板所傳輸的特定事件資料并通過該第二接口發送由該在測主板所傳輸的特定事件資料。

6.根據權利要求5所述的服務器主板監測方法，其特征在于，該可編程控制器件為另一FPGA，該第二接口為USB接口或網絡接口。

7.根據權利要求5所述的服務器主板監測方法，其特征在于，該測試端電腦通過該第二接口接收該轉接模塊所發送的該在測主板的特定事件資料。