[發明專利]一種芯片級聯并行計算系統

在審

• 申請號: 202010460276.3
• 申請日: 2020-05-27
• 公開（公告）號: CN113742270A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 劉遠
• 申請（專利權）人: 合肥君正科技有限公司
• 主分類號: G06F13/362
• 分類號: G06F13/362;G06F13/40;G06F13/42
• 代理公司: 北京智為時代知識產權代理事務所(普通合伙) 11498
• 代理人: 王加嶺;楊靜

1.一種芯片級聯并行計算系統，其特征在于，所述系統包括：計算控制模塊，計算陣列，環型數據通路和星型數據通路；其中，計算控制模塊從控制接口通過星型數據通路給計算陣列的每個計算單元配置工作模式；計算控制模塊從PCIE數據接口接收待計算數據；計算控制模塊從環形數據接口通過環形數據通路把數據發送到計算陣列的第一個計算單元，從計算陣列的最后一個計算單元的環形數據接口通過環形數據通路接收計算結果數據；計算控制模塊通過PCIE接口輸出結果數據與反饋數據。

2.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的計算控制模塊由FPGA或者ASIC芯片實現。

3.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的計算控制模塊支持PCIE接口，MIPI/LVDS接口，SPI/I2C/UART接口。

4.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的計算陣列是N個計算單元的集合，各個計算單元之間，用高速串行差分接口相連，統一接口傳輸數據，輸入數據和輸出數據均通過該接口總線傳輸。

5.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的每個計算單元就是一顆獨立的SOC/ASIC芯片，所述芯片內置計算單元，并支持MIPI/LVDS接口和SPI/I2C/UART接口。

6.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的環型數據通路：環型數據通路是連接計算控制模塊與每個計算單元的高速數據接口；計算模塊內部，每個計算單元之間的接口連接屬于環型數據通路的一部分；計算控制模塊與第一個計算單元之間的接口連接屬于環型數據通路的一部分；計算控制模塊與最后一個計算單元之間的接口連接也屬于環型數據通路的一部分。

7.根據權利要求6所述的一種芯片級聯并行計算系統，其特征在于，所述的環型數據通路是通過MIPI或者LDVS差分高速接口實現的。

8.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的星型數據通路，對每個計算單元進行差異化配置，該星型數據通路有別于環型數據通路，是低速的，差異化的點對點通訊鏈路。

9.根據權利要求8所述的一種芯片級聯并行計算系統，其特征在于，所述的差異化配置包括設置每個計算單元的身份信息，配置總線仲裁模塊的工作方式，配置計算任務，啟停計算。

10.根據權利要求1所述的一種芯片級聯并行計算系統，其特征在于，所述的計算控制模塊只會向環型數據通路中發送計算數據包；所述的計算單元既可向發出環型數據通路中發送計算數據包，也可向發出環型數據通路中發送結果數據包。