[發明專利]C形溝道部半導體器件及其制造方法及包括其的電子設備

有效

• 申請號: 202010445827.9
• 申請日: 2020-05-22
• 公開（公告）號: CN111384156B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/78;H01L29/06;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種C形溝道部半導體器件及其制造方法及包括這種半導體器件的電子設備。根據實施例，半導體器件可以包括：襯底上的溝道部，溝道部包括截面呈C形的彎曲納米片或納米線；相對于襯底分別處于溝道部的上下兩端的源/漏部；以及圍繞溝道部的外周的柵堆疊。

技術領域

本公開涉及半導體領域，更具體地，涉及具有C形納米片或納米線溝道部的半導體器件及其制造方法及包括這種半導體器件的電子設備。

背景技術

隨著半導體器件的不斷小型化，提出了各種結構的器件例如鰭式場效應晶體管(FinFET)、多橋溝道場效應晶體管(MBCFET)等。但是，這些器件在增加集成密度和增強器件性能方面由于器件結構的限制而改進的空間仍然不能滿足要求。

另外，由于光刻和刻蝕等工藝波動，豎直納米片或納米線器件如金屬氧化物半導體場效應晶體管(MOSFET)難以控制納米片或納米線的厚度或直徑。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種具有C形納米片或納米線溝道部的半導體器件及其制造方法及包括這種半導體器件的電子設備。

根據本公開的一個方面，提供了一種半導體器件，包括：襯底上的溝道部，溝道部包括截面呈C形的彎曲納米片或納米線；相對于襯底分別處于溝道部的上下兩端的源/漏部；以及圍繞溝道部的外周的柵堆疊。根據實施例，溝道部可以包括在相對于襯底的橫向方向上依次疊置且各自的截面呈C形的多個彎曲納米片或納米線。

根據本公開的另一方面，提供了一種制造半導體器件的方法，包括：在襯底上設置第一材料層、第二材料層和第三材料層的堆疊；將所述堆疊構圖為脊狀結構，所述脊狀結構包括彼此相對的第一側和第二側以及彼此相對的第三側和第四側；在第三側和第四側，使第二材料層的側壁相對于第一材料層和第三材料層的側壁橫向凹入，從而限定第一凹入部；在第一凹入部中形成第一位置保持層；在第一側和第二側，使第二材料層的側壁相對于第一材料層和第三材料層的側壁橫向凹入，從而限定第二凹入部；在第二材料層被第二凹入部露出的表面上至少形成第一溝道層；在第二凹入部的剩余空間中形成第二位置保持層；在第一材料層和第三材料層中形成源/漏部；在所述脊狀結構中形成條形開口，從而將所述脊狀結構分為分別處于第一側和第二側的兩部分；通過開口，去除第二材料層以露出第一溝道層，從而限定第三凹入部；在第三凹入部中形成第三位置保持層；在襯底上形成隔離層，隔離層的頂面不低于第一材料層的頂面且不高于第二材料層的底面；去除第一位置保持層、第二位置保持層和第三位置保持層；以及在隔離層上圍繞溝道層形成柵堆疊，所述柵堆疊具有嵌入到由于第一位置保持層、第二位置保持層和第三位置保持層的去除而留下的空間中的部分。根據實施例，可以形成單個或多個溝道層。例如，可以在第二材料層被第二凹入部露出的表面上僅形成單個溝道層即第一溝道層。在形成多個溝道層的情況下，可以在第二材料層被第二凹入部露出的表面上形成多個溝道層，或者可以在第二材料層被第二凹入部露出的表面上形成一個或多個溝道層且在所形成的溝道層被第三凹入部露出的表面上形成另外的溝道層。

根據本公開的另一方面，提供了一種電子設備，包括上述半導體器件。

根據本公開的實施例，提出了一種新型結構的半導體器件，可以具有高性能和高密度的優點。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1至22示意性示出了根據本公開實施例的制造半導體器件的流程中的一些階段；

圖23(a)至圖36示意性示出了根據本公開另一實施例的制造半導體器件的流程中的一些階段；以及

圖37和38示意性示出了根據本公開另一實施例的制造半導體器件的流程中的一些階段，其中：

圖5(a)、6(a)、18(a)、19、20(a)、21(a)、22、32(a)、33、34(a)、35(a)、36是俯視圖；