[發明專利]一種微流控陣列電路和芯片

有效

• 申請號: 202010440723.9
• 申請日: 2020-05-22
• 公開（公告）號: CN111686829B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 馮林潤;劉哲;杜江文;李駿
• 申請（專利權）人: 杭州領摯科技有限公司
• 主分類號: B01L3/00
• 分類號: B01L3/00
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 栗若木

1.一種微流控陣列電路，包括：微流控陣列，所述微流控陣列包含m行n列微流控像素單元；m、n均為自然數；其特征在于，還包括：與所述微流控陣列的控制信號輸入端相連的一個或多個輸入信號分流電路以及為所述一個或多個輸入信號分流電路提供時鐘信號的x個時鐘信號源CK；

所述一個或多個輸入信號分流電路包括：為所連接的每一列微流控像素單元提供控制信號的列輸入信號分流電路，和/或，為所連接的每一行微流控像素單元提供控制信號的行輸入信號分流電路；

其中，每個所述輸入信號分流電路，用于將一個控制信號源的輸入信號分流為x個分信號后分別為x行或x列微流控像素單元提供控制信號；x為大于1、小于或等于m的自然數；或者，x為大于1、小于或等于n的自然數；

所述輸入信號分流電路包括：x個子分流電路；x個時鐘信號源CK分別為x個子分流電路提供時鐘信號。

2.根據權利要求1所述的微流控陣列電路，其特征在于，

每個所述子分流電路的信號輸入端相連后，構成所述輸入信號分流電路的信號輸入端，與所述控制信號源相連；

每個所述子分流電路的信號輸出端作為所述輸入信號分流電路的一個子信號輸出端，與一行或一列微流控像素單元的控制信號輸入端相連。

3.根據權利要求2所述的微流控陣列電路，其特征在于，每個子分流電路包括：一個第一薄膜晶體管；

其中，第一薄膜晶體管的柵極分別與一個時鐘信號源CK相連，所述第一薄膜晶體管的源極和漏極一個作為所述子分流電路的信號輸入端，一個作為所述子分流電路的信號輸出端，連接于所述控制信號源與第i行或第j列微流控像素單元之間；i為大于或等于1、小于或等于m的自然數；j為大于或等于1、小于或等于n的自然數；

其中，屬于同一個輸入信號分流電路的不同的子分流電路所連接的時鐘信號源CK之間均具有驅動時差。

4.根據權利要求3所述的微流控陣列電路，其特征在于，所述子分流電路還包括：x-1個第二薄膜晶體管；

所述x-1個第二薄膜晶體管的柵極均與所述時鐘信號源CK相連，

所述x-1個第二薄膜晶體管的源極和漏極，一個與預設的高電平相連，一個與x個子分流電路中除第i個子分流電路以外的子分流電路相連；

其中，所述x-1個第二薄膜晶體管分別與x個子分流電路中除第i個子分流電路以外的x-1個子分流電路的信號輸入端相連；所述高電平為大于預設的電壓閾值的電平。

5.根據權利要求2或4所述的微流控陣列電路，其特征在于，所述輸入信號分流電路中的任意一個薄膜晶體管為P型薄膜晶體管或N型薄膜晶體管。