[發明專利]數據傳輸裝置及方法

在審

• 申請號: 202010436413.X
• 申請日: 2020-05-21
• 公開（公告）號: CN111597134A
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 滿晨龍;王帥
• 申請（專利權）人: 北京集創北方科技股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本公開涉及數據傳輸裝置及方法，所述裝置包括第一模塊及至少一個第二模塊，所述第一模塊與所述第二模塊通過串行外設接口通信，所述第二模塊通過主輸入從輸出信號線電連接于所述第一模塊，其中：所述第二模塊用于根據設定的時鐘頻率確定第一時長，并將待發送數據提前所述第一時長發送至所述主輸入從輸出信號線，所述第一模塊用于通過所述主輸入從輸出信號線接收所述待發送數據。本公開實施例通過確定時鐘頻率對應的第一時長，第二模塊提前第一時長將待發送數據發送至第一模塊，可以消除該時鐘頻率延遲，確保該時鐘頻率下數據傳輸的準確性、有效性。

技術領域

本公開涉及數據傳輸領域，尤其涉及一種數據傳輸裝置及方法。

背景技術

SPI(Serial Peripheral Interface，串行外設端口)，是一種高速全雙工的通信總線。它使用三條總線和一條或多條片選線來進行主從設備之間的數據傳輸。三條總線分別為SCK(Serial Clock，時鐘信號)、MOSI(Master Output/Slave Input，主輸出從輸入)、MISO(Master Input/Slave Output，主輸入從輸出)，片選線CS(Chip Select)用于主設備選中總線上的某個從設備并與其進行通訊。

然而，相關技術在采用SPI進行數據傳輸時，因延遲較大常常產生數據傳輸出錯，數據傳輸準確性、有效性較低的問題。

發明內容

有鑒于此，本公開提出了一種數據傳輸裝置，所述裝置包括第一模塊及至少一個第二模塊，所述第一模塊與所述第二模塊通過串行外設接口通信，所述第二模塊通過主輸入從輸出信號線電連接于所述第一模塊，其中：

所述第二模塊用于根據設定的時鐘頻率確定第一時長，并將待發送數據提前所述第一時長發送至所述主輸入從輸出信號線，

所述第一模塊用于通過所述主輸入從輸出信號線接收所述待發送數據。

在一種可能的實施方式中，所述根據設定的時鐘頻率確定第一時長，包括：

根據所述設定的時鐘頻率及預設映射關系確定延時參數，所述預設映射關系包括時鐘頻率與延時參數的映射關系；

根據所述延時參數及與所述時鐘頻率對應的周期確定所述第一時長。

在一種可能的實施方式中，所述根據所述延時參數及與所述時鐘頻率對應的周期確定所述第一時長，包括：

將所述延時參數與所述周期的積的二分之一作為所述第一時長。

在一種可能的實施方式中，所述第二模塊包括多個測試寄存器，所述第二模塊還通過主輸出從輸入信號線電連接于所述第一模塊，其中，所述第一模塊還用于：

在第一時鐘頻率下，通過所述主輸出從輸入信號線向所述測試寄存器寫入測試數據；

通過所述主輸入從輸出信號線接收所述第二模塊發送的數據；

將所述測試數據與所述第二模塊發送的數據進行比較，在二者相同時發送第一指令到所述第二模塊，或，在二者不同時發送第二指令到所述第二模塊。

在一種可能的實施方式中，所述第二模塊還用于：

利用一個或多個測試延時參數與所述第一時鐘頻率對應的周期確定一個或多個第一測試時長；

在接收到所述第二指令時，將所述測試寄存器中的數據提前所述第一測試時長發送至所述第一模塊。

在一種可能的實施方式中，所述第二模塊還用于：

以預設步長調整預設延時參數，得到多個測試延時參數。

在一種可能的實施方式中，所述第二模塊還用于：