[發(fā)明專利]執(zhí)行數(shù)模轉(zhuǎn)換器電路的低功率刷新

在審

• 申請(qǐng)?zhí)枺?/td>: 202010435209.6
• 申請(qǐng)日: 2020-05-21
• 公開(kāi)（公告）號(hào): CN111988040A
• 公開(kāi)（公告）日: 2020-11-24
• 發(fā)明（設(shè)計(jì)）人: M.斯里瓦斯塔瓦;P.扎瓦爾尼;W.德賓
• 申請(qǐng)（專利權(quán)）人: 硅實(shí)驗(yàn)室公司
• 主分類號(hào): H03M1/34
• 分類號(hào): H03M1/34
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 張健;陳嵐

在一個(gè)實(shí)施例中，一種裝置包括：數(shù)模轉(zhuǎn)換器（DAC）電路，其具有用于接收數(shù)字值的數(shù)字部分和用于基于數(shù)字值來(lái)生成模擬電壓的模擬部分；以及刷新電路，其耦合到DAC電路，所述刷新電路用于當(dāng)所述數(shù)字部分不活動(dòng)時(shí)對(duì)第一時(shí)鐘信號(hào)向DAC電路的提供進(jìn)行時(shí)鐘門控。

背景技術(shù)

在許多系統(tǒng)中，數(shù)模轉(zhuǎn)換器（DAC）電路用于將數(shù)字值轉(zhuǎn)換成模擬值。DAC電路的一個(gè)示例使用是生成模擬參考電壓。DAC電路的模擬部分可以使DAC電路的數(shù)字部分處于完全操作中，以執(zhí)行電壓輸出的周期性刷新以使得能夠維持參考電壓。然而，通過(guò)維持?jǐn)?shù)字部分始終被供電，DAC電路可能消耗不期望的大量動(dòng)態(tài)功率。

發(fā)明內(nèi)容

在一個(gè)方面，一種裝置包括：數(shù)模轉(zhuǎn)換器（DAC）電路，其具有用于接收數(shù)字值的數(shù)字部分和用于基于數(shù)字值來(lái)生成模擬電壓的模擬部分；以及刷新電路，其耦合到DAC電路，所述刷新電路用于當(dāng)所述數(shù)字部分不活動(dòng)時(shí)對(duì)第一時(shí)鐘信號(hào)向DAC電路的提供進(jìn)行時(shí)鐘門控（clock gate）。在一示例中，刷新電路要響應(yīng)于第一定時(shí)器的溢出（overflow）而將第一時(shí)鐘信號(hào)提供給DAC電路，以使得DAC電路能夠根據(jù)數(shù)字值來(lái)刷新模擬電壓。DAC電路可以在模擬電壓刷新之后將刷新完成信號(hào)發(fā)送到刷新電路，并且刷新電路要響應(yīng)于此來(lái)對(duì)第一時(shí)鐘信號(hào)向DAC電路的提供進(jìn)行時(shí)鐘門控。

在一示例中，第一定時(shí)器是利用第二時(shí)鐘信號(hào)而計(jì)時(shí)的（clock），第二時(shí)鐘信號(hào)具有顯著低于第一時(shí)鐘信號(hào)的頻率。第一定時(shí)器可以可配置成以可控的持續(xù)時(shí)間而溢出。第一定時(shí)器可以響應(yīng)于溢出而將溢出信號(hào)發(fā)送到刷新電路的鎖存電路，以使第一時(shí)鐘信號(hào)被解除門控（ungate）。DAC電路可以響應(yīng)于模擬電壓刷新的完成而將刷新完成信號(hào)發(fā)送到鎖存電路。該鎖存電路可以響應(yīng)于刷新完成信號(hào)而使第一時(shí)鐘信號(hào)被時(shí)鐘門控。

在一示例中，所述數(shù)字部分包括用于存儲(chǔ)多個(gè)數(shù)字值的緩沖電路，并且所述數(shù)字部分要響應(yīng)于轉(zhuǎn)換觸發(fā)而將所述多個(gè)數(shù)字值中的所選的一個(gè)發(fā)送到所述模擬部分。所述數(shù)字部分可以響應(yīng)于轉(zhuǎn)換觸發(fā)之后的刷新觸發(fā)而將所述多個(gè)數(shù)字值中的所選的一個(gè)發(fā)送到所述模擬部分。

在另一方面，一種方法包括：在DAC中，從數(shù)字值生成模擬電壓；在生成模擬電壓之后，對(duì)時(shí)鐘信號(hào)進(jìn)行門控以免被提供給DAC的數(shù)字部分；響應(yīng)于接收到刷新觸發(fā)，將所述時(shí)鐘信號(hào)提供給DAC的數(shù)字部分，并且根據(jù)數(shù)字值來(lái)生成模擬電壓；以及在這之后，對(duì)所述時(shí)鐘信號(hào)進(jìn)行門控以免被提供給DAC的數(shù)字部分。

在一示例中，所述方法包括：響應(yīng)于利用第二時(shí)鐘信號(hào)來(lái)計(jì)時(shí)的定時(shí)器的溢出而生成刷新觸發(fā)，所述第二時(shí)鐘信號(hào)具有顯著低于所述時(shí)鐘信號(hào)的頻率。響應(yīng)于接收到樣本轉(zhuǎn)換觸發(fā)，可以將所述時(shí)鐘信號(hào)提供給DAC的數(shù)字部分，并且根據(jù)存儲(chǔ)在DAC中的所選數(shù)字值來(lái)生成模擬電壓。所述方法可以進(jìn)一步包括：在對(duì)所述時(shí)鐘信號(hào)進(jìn)行門控時(shí)接收新的數(shù)字值；將新的數(shù)字值存儲(chǔ)在DAC的緩沖器中；響應(yīng)于樣本轉(zhuǎn)換觸發(fā)，將所述時(shí)鐘信號(hào)提供給DAC的數(shù)字部分，并且根據(jù)新的數(shù)字值來(lái)生成模擬電壓。響應(yīng)于在接收到樣本轉(zhuǎn)換觸發(fā)之后接收到刷新觸發(fā)，可以將所述時(shí)鐘信號(hào)提供給DAC的數(shù)字部分，并且根據(jù)新的數(shù)字值來(lái)生成模擬電壓。作為一種用例，可以利用模擬電壓對(duì)電容器進(jìn)行充電以維持參考電壓。

在另一方面，一種集成電路包括：數(shù)字電路；時(shí)鐘生成電路，其用于生成至少一個(gè)時(shí)鐘信號(hào)；以及模擬接口。模擬接口可以包括DAC電路，DAC電路具有：數(shù)字部分，其用于以第一時(shí)鐘信號(hào)進(jìn)行操作，所述數(shù)字部分用于接收數(shù)字值；以及模擬部分，其用于基于數(shù)字值來(lái)生成模擬電壓。控制電路可以耦合到DAC電路，用于在沒(méi)有轉(zhuǎn)換觸發(fā)或刷新觸發(fā)的情況下對(duì)第一時(shí)鐘信號(hào)向所述數(shù)字部分的提供進(jìn)行時(shí)鐘門控。模擬接口可以進(jìn)一步包括比較器，所述比較器耦合到DAC電路，用于接收來(lái)自源電路的第一模擬電壓和來(lái)自DAC電路的參考電壓，并且將第一模擬電壓與參考電壓進(jìn)行比較。響應(yīng)于刷新觸發(fā)，控制電路要使得第一時(shí)鐘信號(hào)能夠被提供給所述數(shù)字部分，以使DAC電路向比較器輸出參考電壓以刷新存儲(chǔ)元件。