[發明專利]時間測量裝置以及方法在審
| 申請號: | 202010435036.8 | 申請日: | 2020-05-21 |
| 公開(公告)號: | CN112082607A | 公開(公告)日: | 2020-12-15 |
| 發明(設計)人: | 加藤太一郎;栗林英毅;小木曽康弘 | 申請(專利權)人: | 阿自倍尓株式會社 |
| 主分類號: | G01F1/66 | 分類號: | G01F1/66 |
| 代理公司: | 北京同立鈞成知識產權代理有限公司 11205 | 代理人: | 楊貝貝;臧建明 |
| 地址: | 日本東京千*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 時間 測量 裝置 以及 方法 | ||
1.一種時間測量裝置,其特征在于,包括:
低速時鐘生成電路,以固定的基準周期生成低速時鐘;
高速時鐘生成電路,生成比所述低速時鐘高速的高速時鐘;以及
測量處理電路,根據經輸入的對象期間的測量開始時間點及測量結束時間點,對所述低速時鐘及所述高速時鐘進行計數,根據所獲得的計數結果來測量所述對象期間的時間長度;
所述測量處理電路包含:
低速時鐘計數器,利用所述低速時鐘,對從所述測量開始時間點至在所述測量結束時間點以后到來的與所述基準周期同步的測量經過時間點為止的概要期間進行計數;
高速時鐘計數器,利用由所述高速時鐘生成電路在所述測量結束時間點開始生成的所述高速時鐘,對從所述測量結束時間點至所述測量經過時間點為止的超過期間進行計數;
存儲電路,存儲表示每個所述基準周期內的所述高速時鐘的時鐘數的基準時鐘數;以及
時間計算電路,根據所述低速時鐘計數器及所述高速時鐘計數器的計數結果、所述基準時鐘數、及所述基準周期的時間長度,計算所述對象期間的時間長度;
所述基準時鐘數包含與從開始所述高速時鐘的生成起,在相當于多個所述基準周期的周期變動期間內生成的所述高速時鐘相關的每個所述基準周期內的所述高速時鐘的時鐘數。
2.根據權利要求1所述的時間測量裝置,其特征在于,
所述時間計算電路根據所述低速時鐘計數器及所述高速時鐘計數器的計數結果、及所述基準時鐘數,計算所述超過期間內的所述低速時鐘的數量,并根據所獲得的低速計數數與所述基準周期的時間長度,計算所述超過期間的時間長度,從所述概要期間的時間長度減去所述超過期間的時間長度,由此計算所述對象期間的時間長度。
3.根據權利要求1或2所述的時間測量裝置,其特征在于,
所述測量處理電路還包括基準時鐘計算電路,所述基準時鐘計算電路根據第一基準時鐘數與第二基準時鐘數,將位于所述第一基準時鐘數與第二基準時鐘數的中間的時鐘數作為所述基準時鐘數來計算,所述第一基準時鐘數表示從所述高速時鐘生成電路中的時鐘生成開始時間點起,在相當于最初的基準周期的期間內生成的所述高速時鐘的時鐘數,所述第二基準時鐘數表示在相當于與所述最初的基準周期鄰接的下一個基準周期的期間內生成的所述高速時鐘的時鐘數。
4.根據權利要求3所述的時間測量裝置,其特征在于,
所述測量處理電路還包括:
第一基準時鐘測量電路,將從所述高速時鐘生成電路中的時鐘生成開始時間點起,在相當于最初的基準周期的期間內生成的所述高速時鐘的時鐘數作為所述第一基準時鐘數來測量;以及
第二基準時鐘測量電路,將在相當于所述最初的基準周期之后的下一個基準周期的期間內生成的所述高速時鐘的時鐘數作為所述第二基準時鐘數來測量。
5.根據權利要求3所述的時間測量裝置,其特征在于,
所述基準時鐘計算電路利用各個權重對所述第一基準時鐘數及所述第二基準時鐘數進行乘積累加運算,由此計算所述基準時鐘數。
6.根據權利要求3所述的時間測量裝置,其特征在于,
所述基準時鐘計算電路在將所述第一基準時鐘數設為Ms1,將所述第二基準時鐘數設為Ms2,將Ms1及Ms2的權重設為w1、w2的情況下,通過下式來計算所述基準時鐘數Ms,
[數學式1]
Ms=w1×Ms1+w2×Ms2
此處w1+w2=1。
7.根據權利要求3所述的時間測量裝置,其特征在于,
所述基準時鐘計算電路在將所述第一基準時鐘數設為Ms1,將所述第二基準時鐘數設為Ms2,將Ms1與Ms2的差值的絕對值設為|Ms1-Ms2|,將比0大且比|Ms1-Ms2|小的值設為m的情況下,通過下式來計算所述基準時鐘數Ms,
[數學式2]
Ms=(Ms1+Ms2-|Ms1-Ms2|)/2+m
此處0<m<|Ms1-Ms2|。
8.一種時間測量方法,其是包括低速時鐘生成電路、高速時鐘生成電路、及測量處理電路,測量經輸入的對象期間的時間長度的時間測量裝置中所使用的時間測量方法,其特征在于,包括:
低速時鐘生成步驟,所述低速時鐘生成電路以固定的基準周期生成低速時鐘;
高速時鐘生成步驟,所述高速時鐘生成電路生成比所述低速時鐘高速的高速時鐘;以及
測量處理步驟,所述測量處理電路根據所述對象期間的測量開始時間點及測量結束時間點,對所述低速時鐘及所述高速時鐘進行計數,根據所獲得的計數結果來測量所述對象期間的時間長度;
所述測量處理步驟包含:
低速時鐘計數步驟,在從所述測量開始時間點至在所述測量結束時間點以后到來的與所述基準周期同步的測量經過時間點為止的期間內,對所述低速時鐘進行計數;
高速時鐘計數步驟,在從所述測量結束時間點至所述測量經過時間點為止的期間內,對所述高速時鐘進行計數;
存儲步驟,存儲表示每個所述基準周期內的所述高速時鐘的時鐘數的基準時鐘數;以及
時間計算步驟,根據所述低速時鐘計數步驟及所述高速時鐘計數步驟的計數結果、所述基準時鐘數、及所述基準周期的時間長度,計算所述對象期間的時間長度;
所述基準時鐘數包含與從開始所述高速時鐘的生成起,在相當于多個所述基準周期的周期變動期間內生成的所述高速時鐘相關的每個所述基準周期內的所述高速時鐘的時鐘數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于阿自倍尓株式會社,未經阿自倍尓株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010435036.8/1.html,轉載請聲明來源鉆瓜專利網。





