[發明專利]半導體結構的形成方法

在審

• 申請號: 202010432545.5
• 申請日: 2020-05-20
• 公開（公告）號: CN113707805A
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 夏文斌
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L43/12
• 分類號: H01L43/12;H01L43/08;H01L27/22
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底上具有第一介質層，所述第一介質層內具有第一導電層，且所述第一介質層表面暴露出所述第一導電層頂部表面；

在所述第一介質層表面形成犧牲結構，所述犧牲結構內具有暴露出所述第一導電層頂部表面的開口，且所述開口的頂部在基底表面上的投影圖形，位于所述開口的底部在基底表面上的投影圖形內；

在所述第一導電層頂部表面形成磁隧道結。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述開口底部的尺寸與所述開口頂部的尺寸比例范圍為1.1:1至5:1。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述開口頂部的投影圖形至少部分與第一導電層重疊。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述犧牲結構為單層結構。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，所述犧牲結構和開口的形成方法包括：在所述第一介質層表面形成初始犧牲材料膜；在所述初始犧牲材料膜表面形成第一圖形化層，所述第一圖形化層暴露出所述第一導電層上的初始犧牲材料膜表面；以所述第一圖形化層為掩膜，主刻蝕所述初始犧牲材料膜，直至暴露出第一導電層頂部表面，使所述初始犧牲材料膜形成初始犧牲層，且所述初始犧牲層內具有初始開口；過刻蝕所述初始犧牲層，使所述初始犧牲層形成犧牲結構，使所述初始開口形成所述開口，所述開口暴露出所述第一導電層頂部表面。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述主刻蝕初始犧牲材料膜的工藝為干法刻蝕工藝。

7.如權利要求5所述的半導體結構的形成方法，其特征在于，所述過刻蝕所述初始犧牲層的工藝為干法刻蝕工藝。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，所述犧牲結構包括：第一犧牲層和位于所述第一犧牲層表面的第二犧牲層，且所述第二犧牲層的側壁凸出于所述第一犧牲層的尺寸。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述犧牲結構和開口的形成方法包括：在所述第一介質層表面形成初始犧牲材料膜，所述初始犧牲材料膜包括：初始第一犧牲材料膜和位于初始第一犧牲材料膜表面的初始第二犧牲材料膜，且所述初始第二犧牲材料膜的材料和所述初始第一犧牲材料膜的材料不同；在所述初始犧牲材料膜表面形成第二圖形化層，所述第二圖形化層暴露出第一導電層上的初始犧牲材料膜表面；采用第一刻蝕工藝，以所述第二圖形化層為掩膜，刻蝕所述初始犧牲材料膜，直至暴露出所述第一導電層頂部表面，使所述初始第二犧牲材料膜形成第二犧牲層，使所述初始第一犧牲材料膜形成初始第一犧牲層；采用第二刻蝕工藝，刻蝕所述初始第一犧牲層，使初始第一犧牲層形成第一犧牲層，在所述第一介質層表面形成犧牲結構，所述犧牲結構內具有所述開口。

10.如權利要求9所述的半導體結構的形成方法，其特征在于，所述第一刻蝕工藝對初始第一犧牲材料膜和初始第二犧牲材料膜的刻蝕選擇比的范圍2:1至20:1。

11.如權利要求9所述的半導體結構的形成方法，其特征在于，所述第一刻蝕工藝為干法刻蝕工藝。

12.如權利要求9所述的半導體結構的形成方法，其特征在于，所述第二刻蝕工藝對所述第二犧牲層和所述初始第一犧牲層的刻蝕選擇比的范圍為1:1000至1:20。

13.如權利要求9所述的半導體結構的形成方法，其特征在于，所述第二刻蝕工藝為濕法刻蝕工藝。

14.如權利要求8所述的半導體結構的形成方法，其特征在于，所述第一犧牲層的側壁垂直于所述基底表面。