[發明專利]溝槽隔離結構的制作方法、半導體器件

有效

• 申請號: 202010431422.X
• 申請日: 2020-05-20
• 公開（公告）號: CN111430294B
• 公開（公告）日: 2023-02-10
• 發明（設計）人: 陳筍弘;李建財
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種溝槽隔離結構的制作方法以及一種半導體器件。所述制作方法對于基片上較窄的一類溝槽和較寬的二類溝槽，先用犧牲層覆蓋在預處理基片的上表面以及一類溝槽上并露出二類溝槽，在形成第一填充介質并進行第一平坦化工藝時，利用犧牲層作為終止層去掉犧牲層上的第一填充介質，然后去除犧牲層，在形成第二填充介質時，由于保留在二類溝槽內的第一填充介質抬高了二類溝槽的底表面，所述第二填充介質位于二類溝槽區域的上表面高于其位于一類溝槽區域的上表面，在執行第二平坦化工藝時，二類溝槽區域的研磨量較一類溝槽區域大，可以改善現有溝槽隔離結構的凹陷(dishing)問題，從而有助于提高溝槽隔離結構的表面平整度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種溝槽隔離結構的制作方法以及一種半導體器件。

背景技術

在集成電路制造中，對于在基底上制作的各個獨立器件例如不同的存儲單元、不同的晶體管之間的隔離，多采用形成STI(Shallow Trench Isolation，淺溝槽隔離)的方法。一種常用的制作STI的方法包括以下過程：先在基底上形成墊氧化層和氮化硅層；然后在選定區域依次刻蝕氮化硅層、墊氧化層以及基底從而形成隔離溝槽；接著在基底上沉積隔離介質并進行CMP(Chemical Mechanical Polishing，化學機械研磨)，使得填充在隔離溝槽中的隔離介質和氮化硅層基本齊平。

在上述STI的制作過程中，為了填滿隔離溝槽并留出CMP處理的窗口，在CMP之前，沉積在基底上的隔離介質較厚，且隔離介質常常是起伏不平的，相對來講，對于同一基底，在隔離溝槽較窄而氮化硅(作為研磨阻擋材料)分布較密集的區域，高于氮化硅層的隔離介質較厚，而在隔離溝槽較寬而氮化硅分布較稀疏的區域，高于氮化硅層的隔離介質較薄。為了達到使填充在隔離溝槽中的隔離介質均能和氮化硅層基本齊平的目的，CMP的時間很長，所獲得的STI表面平整度較差，尤其是，在隔離溝槽較寬而氮化硅分布較稀疏的區域，往往容易產生較為明顯的凹陷(dishing)。STI的平整度會影響后續在基底上制作的元器件的性能。

發明內容

為了提高溝槽隔離結構的表面平整度，本發明提供一種溝槽隔離結構的制作方法。本發明另外提供一種半導體器件。

一方面，本發明提供一種溝槽隔離結構的制作方法，包括以下步驟：

提供一預處理基片，所述預處理基片具有一類溝槽和二類溝槽，所述一類溝槽的寬度小于所述二類溝槽的寬度；

形成犧牲層在所述預處理基片上，所述犧牲層連續覆蓋所述預處理基片的上表面、所述一類溝槽上方以及所述二類溝槽的內表面；

去除位于所述二類溝槽內的所述犧牲層；

形成第一填充介質在所述預處理基片上，所述第一填充介質覆蓋在剩余的所述犧牲層的上表面，并填充所述二類溝槽；

執行第一平坦化工藝，去除位于剩余的所述犧牲層上的第一填充介質；

去除剩余的所述犧牲層；

形成第二填充介質在所述預處理基片上，所述第二填充介質填滿所述一類溝槽和所述二類溝槽并覆蓋在所述預處理基片上表面，所述第二填充介質位于所述二類溝槽區域的上表面高于其位于所述一類溝槽區域的上表面；以及

執行第二平坦化工藝，去除高于所述預處理基片上表面的第二填充介質。

可選的，所述犧牲層為光敏材料。去除位于所述二類溝槽內的所述犧牲層的步驟包括：對所述光敏材料進行局部光照處理，使所述光敏材料位于所述二類溝槽內的部分相對于剩余部分更易溶；以及濕法去除所述二類溝槽內的光敏材料。

可選的，所述犧牲層為熱固化材料。去除位于所述二類溝槽內的所述犧牲層采用激光刻蝕工藝。

可選的，所述犧牲層懸空形成于至少部分所述一類溝槽的開口處。