[發明專利]一種共形孔形成方法及半導體器件、電子設備

在審

• 申請號: 202010428038.4
• 申請日: 2020-05-19
• 公開（公告）號: CN113690175A
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 李春雨;楊濤;李俊峰;王文武
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522;H01L23/528
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 周娟

本發明公開一種共形孔形成方法及半導體器件，涉及半導體制造技術領域，以解決孔尺寸不一致引起的接觸電阻均勻性變差及斷路問題，從而提高產品性能。所述共形孔形成方法應用于孔結構，所述孔結構包含至少一個小尺寸孔和至少一個大尺寸孔；所述共形孔形成方法包括至少一個擴孔周期；每個所述擴孔周期包括：刻蝕時段；以及位于所述刻蝕時段后的成膜時段。所述共形孔形成方法用于制作半導體器件。本發明提供的半導體器件應用于電子設備中。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種共形孔形成方法及半導體器件、電子設備。

背景技術

半導體制造工藝中，接觸孔(Contact，簡稱CT)作為基底與外圍電路或者層與層之間的連接通道，在器件結構組成中具有重要作用，而且接觸孔孔徑的均勻性與最終接觸電阻(Rc)均勻性密切相關。

現有技術中，隨著半導體特征尺寸的不斷縮小，接觸孔尺寸的大小也不一致，因而其控制的尺寸標準也越來越緊。這種尺寸的不一致性不僅體現在同一片晶圓的中心和邊緣之間，也體現在同一個芯片的不同工藝步驟之間。現有技術中即使對光刻、刻蝕及沉積等工藝都進行過改善，但依然不能使尺寸達到一致。而接觸孔尺寸的不一致性會導致許多問題的出現，譬如：接觸電阻均勻性變差，甚至引起接觸孔斷路(CT open)的問題。

發明內容

本發明的目的在于提供一種共形孔形成方法及半導體器件、電子設備，以解決孔尺寸不一致引起的接觸電阻均勻性變差及接觸孔斷路問題，從而提高產品性能。

為了實現上述目的，本發明提供一種共形孔形成方法。該孔經均一化方法應用于孔結構，所述孔結構包含至少一個小尺寸孔和至少一個大尺寸孔；所述共形孔形成方法包括至少一個擴孔周期；每個所述擴孔周期包括：

刻蝕時段；

以及位于所述刻蝕時段后的成膜時段。

可選的，每個所述擴孔周期內的刻蝕時段數量為至少一個；每個所述擴孔周期內的成膜時段數量為至少一個。

可選的，所述孔結構為過孔，或底部封閉的孔結構。

可選的，所述刻蝕時段包括：利用濕法刻蝕液對所述孔結構的側壁進行刻蝕。

優選的，所述濕法刻蝕液為電子級氫氟酸溶液；所述電子級氫氟酸溶液的刻蝕速率為50～1000A/min；和/或，

所述濕法刻蝕液為緩沖氧化物刻蝕液；所述緩沖氧化物刻蝕液的刻蝕速率為50～1000A/min。

優選的，所述利用濕法刻蝕液對所述孔結構的側壁進行刻蝕，包括：

利用濕法刻蝕液以旋轉晶圓刻蝕的方式對所述孔結構進行刻蝕。

優選的，所述旋轉刻蝕的旋轉速率為10r/min～300r/min。

優選的，所述刻蝕時段的工作溫度為20℃～30℃。

可選的，所述成膜時段包括：在所述孔結構的側壁形成材料層。

優選的，所述形成材料層的工藝為原子層沉積工藝。

優選的，每個所述成膜時段形成的材料層厚度為1nm～20nm。