[發明專利]半導體器件及其制備方法

在審

• 申請號: 202010418503.6
• 申請日: 2020-05-18
• 公開（公告）號: CN113690302A
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 方冬;肖魁;卞錚;胡金節
• 申請（專利權）人: 華潤微電子（重慶）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/06;H01L29/40;H01L29/739;H01L29/78;H01L21/336;H01L21/331;H01L21/28
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 汪潔麗

1.一種半導體器件，其特征在于，包括：

漂移區，具有第一導電類型；

體區，具有第二導電類型，形成于所述漂移區內；

第一摻雜區和第二摻雜區，分別形成于所述體區內，所述第一摻雜區具有第一導電類型，所述第二摻雜區具有第二導電類型；

第一溝槽柵和擴展區，所述第一溝槽柵通過對第一溝槽進行填充形成，所述第一溝槽穿透所述第一摻雜區、所述體區并延伸至所述漂移區內；所述擴展區具有第二導電類型，所述擴展區形成于所述第一溝槽下方的漂移區內并包圍所述第一溝槽的底壁，所述第一溝槽內填充有位于底部的第一導電結構和位于頂部的第二導電結構，所述第一導電結構和第二導電結構相互隔離；所述第二導電結構與所述第一溝槽的內壁之間以及所述第一導電結構與所述第一溝槽未被所述擴展區包圍的內壁之間形成有介質層；

第二溝槽柵，通過對第二溝槽進行填充形成，所述第二溝槽穿透所述第一摻雜區和所述體區，所述第二溝槽內填充有第三導電結構以及位于第三導電結構和第二溝槽的內壁之間的介質層；

柵極，與所述第二導電結構和第三導電結構電連接；

第一電極，與所述第一摻雜區和所述第二摻雜區電連接；

第二電極引出區，與所述漂移區接觸；

第二電極，與所述第二電極引出區電連接。

2.如權利要求1所述的半導體器件，其特征在于，所述第一溝槽柵和所述第二溝槽柵交替并排分布且相鄰溝槽柵之間的間隔相等。

3.如權利要求1所述的半導體器件，其特征在于，所述第二溝槽的底部與所述第一導電結構的頂部齊平。

4.如權利要求1所述的半導體器件，其特征在于，所述第一摻雜區形成于所述體區的上表層，所述第二摻雜區形成于所述第一摻雜區的下方，所述第一摻雜區上開設有穿透所述第一摻雜區并暴露出所述第二摻雜區的接觸孔，所述第一電極通過所述接觸孔分別與所述第一摻雜區和所述第二摻雜區電連接。

5.如權利要求1至4任一項所述的半導體器件，其特征在于，所述第一導電結構與所述第一電極電連接或為浮空結構。。

6.如權利要求1至4任一項所述的半導體器件，其特征在于，所述第一溝槽被所述擴展區包圍的至少部分底壁未形成有介質層，所述擴展區與所述第一導電結構接觸，或所述第一溝槽被所述擴展區包圍的全部底壁上均形成有介質層，所述擴展區與所述第一導電結構隔離。。

7.如權利要求1所述的半導體器件，其特征在于，所述半導體器件為IGBT，所述第一電極為發射極，所述第二電極引出區包括集電區和形成于所述集電區與所述漂移區之間的緩沖區，所述緩沖區具有第一導電類型，所述集電區具有第二導電類型，所述緩沖區的摻雜濃度大于所述漂移區的摻雜濃度，所述第二電極為集電極。

8.如權利要求1所述的半導體器件，其特征在于，所述半導體器件為MOS管，所述第一電極為源極，所述第二電極引出區具有第一導電類型，所述第二電極為漏極。