[發明專利]半導體結構的形成方法

在審

• 申請號: 202010413838.9
• 申請日: 2020-05-15
• 公開（公告）號: CN113675090A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 鄭二虎
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構的形成方法，包括：提供初始襯底，所述初始襯底包括若干第一無效區，以及包圍若干所述第一無效區的第一有效區；在所述第一有效區內形成初始應力層；刻蝕所述第一有效區和第一無效區的初始襯底以及初始應力層，以形成襯底、位于第一有效區的襯底上的若干第一鰭部結構、以及位于第一無效區的襯底上的若干第一隔離鰭結構。從而，改善了半導體結構的性能。

技術領域

本發明涉及半導體制造領域，尤其是涉及一種半導體結構的形成方法。

背景技術

在半導體技術領域，隨著集成電路的特征尺寸不斷減小，以及對集成電路更高信號傳遞速度的要求，晶體管需要在尺寸逐漸減小的同時具有更高的驅動電流。

為了使半導體器件在尺寸逐漸減小的同時，具有更高的驅動電流，通常，采用鰭式場效應晶體管的結構。由于鰭式場效應晶體管為位于基底上的類似立體結構，它的特征尺寸更小，更能滿足高集成度的要求。而且，鰭式場效應晶體管的柵極與鰭部的上表面相對，柵極與鰭部的兩個相對的側壁表面也相對，則在工作時，與柵極接觸的鰭部的上表面和兩個相對的側壁表面均能形成溝道區，這提升了載流子的遷移率。

然而，半導體器件的性能仍然有待提高。

發明內容

本發明解決的技術問題是提供一種半導體結構的形成方法，增大半導體器件的溝道的驅動電流，以提高半導體結構的性能。

為解決上述技術問題，本發明的技術方案提供一種半導體結構的形成方法，包括：提供初始襯底，所述初始襯底包括若干第一無效區，以及包圍若干所述第一無效區的第一有效區；在所述第一有效區內形成初始應力層，所述初始應力層的材料與所述初始襯底的材料不同；刻蝕所述第一有效區和第一無效區的初始襯底以及初始應力層，以形成襯底、位于第一有效區的襯底上的若干第一鰭部結構、以及位于第一無效區的襯底上的若干第一隔離鰭結構，若干所述第一鰭部結構之間相互分立，每個所述第一鰭部結構包括應力層，在所述第一鰭部結構的延伸方向上，所述第一隔離鰭結構與所述第一鰭部結構相連，并且，所述應力層的材料與所述第一隔離鰭結構的材料不同。

可選的，所述第一鰭部結構還包括第一鰭部層，并且，所述應力層位于所述第一鰭部層表面。

可選的，所述應力層的材料包括硅鍺、鍺、砷化鎵或者Ⅲ-Ⅴ族元素構成的多元半導體材料。

可選的，形成所述初始應力層的方法包括：在所述第一有效區的初始襯底內形成第一開口；在所述第一開口內以及所述初始襯底表面形成應力材料層；平坦化所述應力材料層，直至暴露出第一無效區的初始襯底表面。

可選的，形成所述第一開口的方法包括：在所述初始襯底表面形成第一掩膜結構，所述第一掩膜結構暴露出所述第一有效區的初始襯底表面；以所述第一掩膜結構為掩膜刻蝕所述初始襯底，直至形成所述第一開口。

可選的，形成所述襯底、第一鰭部結構和第一隔離鰭結構的方法包括：在所述第一有效區的初始應力層表面以及第一無效區的初始襯底表面，形成若干相互分立的第二掩膜結構，并且，至少1個第二掩膜結構橫跨所述第一無效區；以所述若干第二掩膜結構為掩膜，刻蝕所述初始應變層和第一無效區的初始襯底，以形成所述襯底、第一鰭部結構和第一隔離鰭結構。

可選的，所述初始襯底還包括第二有效區，并且，所述若干第二掩膜結構還位于所述第二有效區的初始襯底表面；所述半導體結構的形成方法還包括：在以所述若干第二掩膜結構為掩膜，刻蝕所述初始應變層和第一無效區的初始襯底的同時，以所述第二掩膜結構為掩膜，刻蝕所述第二有效區的初始襯底，以在所述第二有效區內形成所述襯底，以及位于所述襯底上的若干相互分立的初始第二鰭部結構。

可選的，所述初始襯底還包括若干第二無效區，所述第二有效區包圍所述若干第二無效區，至少1個所述初始第二鰭部結構橫跨所述第二無效區；所述半導體結構的形成方法還包括：在形成所述若干初始第二鰭部結構后，去除所述第二無效區的初始第二鰭部結構，以形成若干第二鰭部結構。