[發明專利]用于形成二氧化硅層的組成物、二氧化硅層及電子裝置

有效

• 申請號: 202010411761.1
• 申請日: 2020-05-15
• 公開（公告）號: CN111944320B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 張勝宇;郭澤秀;裵鎭希;趙炫洙;金義賢;盧健培;司空峻;李忠憲;任浣熙;黃丙奎
• 申請（專利權）人: 三星SDI株式會社
• 主分類號: C08L83/16
• 分類號: C08L83/16;H01L21/02
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬爽;臧建明

公開了一種用于形成二氧化硅層的組成物、二氧化硅層及電子裝置，用于形成二氧化硅層的組成物包含全氫聚硅氮烷和溶劑，其中在CDCl₃中的全氫聚硅氮烷的¹H?NMR光譜中，當從N₃SiH₁和N₂SiH₂導出的波峰稱為波峰1且從NSiH₃導出的波峰稱為波峰2時，比率(P₁/(P₁+P₂))大于或等于0.77，且比率(P_A/P_B)大于或等于約1.5。P₁、P₂、P_A及P_B的定義與說明書中的定義相同。本公開可提供具有極佳層厚度均一性的二氧化硅層。

相關申請的交叉引用

本申請要求2019年5月17日在韓國知識產權局提交的韓國專利申請第10-2019-0057715號的優先權和權益，所述專利申請的全部內容以引用的方式并入本文中。

技術領域

本公開涉及一種用于形成二氧化硅層的組成物、使用所述組成物制造的二氧化硅層以及包含二氧化硅層的電子裝置。

背景技術

隨著半導體技術發展，已對具有高集成度和高速度的半導體存儲器單元進行研究，以便在較小半導體芯片中增大集成度且提高性能。然而，由于半導體需要高集成度，且電線之間的間隔變得更窄，因此可能出現RC延遲(電阻-電容延遲)、串擾、響應速度降低以及類似現象，且因此導致半導體互連方面的問題。為解決這一問題，可能需要裝置之間的適當分離。

因此，裝置之間的適當分離通過廣泛使用由含硅材料形成的二氧化硅層作為半導體裝置的層間絕緣層、平面化層、鈍化膜、裝置之間的絕緣層以及類似層來執行。二氧化硅層用作顯示裝置和類似裝置以及半導體裝置的保護層、絕緣層以及類似層。

在半導體裝置(40納米或小于40納米的半導體裝置(諸如液晶))中，圖案正以較高集成密度發展，因此根據集成密度發展，將使用可流動化學氣相沉積(Flowable ChemicalVapor Deposition；F-CVD)或涂布方法形成的二氧化硅層用作填充到窄圖案中的絕緣層。為提供具有絕緣特性的二氧化硅層，將包含無機聚硅氮烷的涂布液用作旋涂介電質(Spin-On Dielectric；SOD)。在這種情況下，取決于襯底的位置，二氧化硅層的厚度(thickness；THK)有偏差，因此可能對以下工藝具有不利影響，這可能對產品的絕緣特性具有不利效果。

具體地說，在通過旋涂法將無機聚硅氮烷溶液涂布且固化于圖案晶片上時，出現了二氧化硅層的厚度取決于晶片的位置、圖案塊的位置以及類似物而變化的現象。當層具有非均一厚度(THK)時，其可對如化學機械拋光(chemical mechanical polishing；CMP)的以下工藝具有不利影響。

因此，常規技術已嘗試通過增加聚硅氮烷合成的分子量來解決所述問題，但其可能在增加聚硅氮烷的分子量時因接觸濕氣而導致膠凝的問題。

發明內容

一實施例提供一種用于形成二氧化硅層的組成物，當形成二氧化硅層時，所述組成物能夠提供具有極佳厚度(THK)均一性的二氧化硅層。

另一實施例提供一種使用用于形成二氧化硅層的組成物制造的二氧化硅層。

另一實施例提供一種包含二氧化硅層的電子裝置。