[發明專利]一種SOC芯片物理防護單元、電路及防護方法

在審

• 申請號: 202010411067.X
• 申請日: 2020-05-15
• 公開（公告）號: CN113204802A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 盧君明;洪享
• 申請（專利權）人: 上海堅芯電子科技有限公司
• 主分類號: G06F21/75
• 分類號: G06F21/75
• 代理公司: 上海知信徽申專利代理事務所(普通合伙) 31428
• 代理人: 褚相武

1.一種SOC芯片物理防護單元，其特征在于，包括輸入數據鎖存器、信號通路反向器、異或門和輸出數據鎖存器，其中，輸入信號記為SD_in輸入所述輸入數據鎖存器的D端，輸入數據鎖存器的Q端輸出分別連接SOC芯片的頂層金屬網線和信號通路反向器，通過頂層金屬網線后的輸出和信號通路反向器后的輸出作為所述異或門的輸入，異或門的輸出為輸入信號的數據校驗位，記為SD_chk；通過頂層金屬網線后的輸出輸入所述輸出數據鎖存器的D端，輸出數據鎖存器的Q端為輸出信號記為SD_out。

2.根據權利要求1所述的一種SOC芯片物理防護單元，其特征在于，所述異或門為二輸入型。

3.一種SOC芯片物理防護電路，包括N個權利要求1或2所述的SOC芯片物理防護單元，其特征在于，還包括N/4個一級與門、N/16個二級與門、N/32個三級與門和總鎖存器，所述一級與門的輸入與N個SOC芯片物理防護單元輸出的數據校驗位SD_chk連接，所述二級與門的輸入與一級與門的輸出連接，所述三級與門的輸入與二級與門的輸出連接，所述總鎖存器的D端記為Check_D與三級與門的輸出連接，總鎖存器的Q端輸出記為Check_Q。

4.根據權利要求3所述的SOC芯片物理防護電路，其特征在于，所述一級與門為四輸入型，所述二級與門為四輸入型，所述三級與門為二輸入型。

5.根據權利要求3所述的SOC芯片物理防護電路，其特征在于，頂層金屬網線正常工作時，Check_D為“1”，Check_Q為“1”；頂層金屬網線異常時，Check_D為“0”，Check_Q為“0”。

6.一種SOC芯片物理防護方法，采用權利要求3-5之一所述SOC芯片物理防護電路，其特征在于，包括以下步驟：

S10，SOC芯片的MCU內核產生N位隨機數，作為輸入數據鎖存器的D端輸入，記為SD_in[N-1:0]；

S20，經過若干個時鐘，讀取輸出數據鎖存器的Q端輸出，記為SD_out[N-1:0]；

S30，SD_in[N-1:0]＝＝SD_out[N-1:0]？

S40，否，則SOC芯片被破壞，進行異常處理；

S31，是，則將N位隨機數取反，再次作為輸入數據鎖存器的D端輸入，記為SD_in[N-1:0]；

S32，經過若干個時鐘，再次讀取輸出數據鎖存器的Q端輸出，記為SD_out[N-1:0]；

S33，再次判斷SD_in[N-1:0]＝＝SD_out[N-1:0]？

S34，是，則判斷SOC芯片工作正常；否，則SOC芯片被破壞，進行異常處理。

7.根據權利要求6所述的SOC芯片物理防護方法，其特征在于，所述Check_D為“1”，Check_Q為“1”時，SOC芯片工作正常。

8.根據權利要求6所述的SOC芯片物理防護方法，其特征在于，所述Check_D為“0”，Check_Q為“0”時，SOC芯片被破壞。

9.根據權利要求6所述的SOC芯片物理防護方法，其特征在于，所述異常處理為SOC芯片自動復位。

10.根據權利要求6所述的SOC芯片物理防護方法，其特征在于，所述異常處理為SOC芯片自動損毀。