[發明專利]電路拓撲識別電路及識別方法

有效

• 申請號: 202010403800.3
• 申請日: 2020-05-13
• 公開（公告）號: CN111555628B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 張丹
• 申請（專利權）人: 西安矽力杰半導體技術有限公司
• 主分類號: H02M3/335
• 分類號: H02M3/335
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種拓撲識別電路及方法，針對適用于多種電路拓撲的控制器或者芯片，并且不同電路拓撲對邏輯控制信號的時序要求不同的情況下，可以通過外接預定參數的特定元件實現拓撲識別，使得控制器或者芯片選擇輸出與電路拓撲相適應的具有正確時序的邏輯控制信號，避免因邏輯控制信號的時序不對產生的問題，提高開關電源的可靠性。

技術領域

本發明涉及一種電力電子技術，更具體地說，涉及一種電路拓撲識別電路及識別方法。

背景技術

現有的DC-DC控制器中，有一種控制器具有兩路驅動信號GATE1和GATE2，既可以用在同步整流反激電路中，也可以用在有源鉗位正激電路中。當用在同步整流反激電路中時，GATE1用來驅動原邊開關管，GATE2用來驅動副邊同步整流開關管。當用在有源鉗位正激電路中時，GATE1用來驅動原邊主開關管，GATE2用來驅動原邊鉗位開關管，如果鉗位開關管是NMOS，那么兩路驅動信號GATE2與GATE1相位相同，如果鉗位開關管是PMOS，那么兩路驅動信號GATE2與GATE1相位相反。

現有上述DC-DC控制器，對于芯片實際應用的拓撲是正激還是反激未做識別，對兩路驅動信號GATE1和GATE2的時序規定只有一種情況：GATE為低，GATE2為高(鉗位管是P管)或者，GATE1為低，GATE2也為低(鉗位管是N管)。

但是實際應用是正激還是反激，對兩路驅動的時序要求是不同的，假設正激的鉗位管為P管，兩路驅動同相位，那么要求電路停止工作時，GATE1為低而GATE2保持為高，確保鉗位開關管可靠關斷，電路中不會發生震蕩、避免主開關管的電壓應力不可控，輸出電壓下降單調。而同一個芯片，如果用在同步整流反激電路中，則要求電路停止工作時，GATE1為低，GATE2也保持為低，確保驅動變壓器不會飽和。顯然，同一個芯片用在不同的拓撲中，對兩路驅動的時序要求也不同，現有方案無法解決這個問題。

發明內容

有鑒于此，本發明提供了一種電路拓撲識別電路及識別方法，以解決現有技術中由于未對電路拓撲進行識別而導致地可靠性不高的問題。

第一方面，提供一種電路拓撲識別電路，用于開關電源中，包括：

檢測電路，用以在特定元件上，生成檢測信號；

選擇電路，用以根據所述檢測信號所處的閾值范圍，生成模式選擇信號；

邏輯控制電路，用以根據所述模式選擇信號，生成相應的邏輯控制信號。

優選地，所述特定元件的參數，被設置為與需要被識別的電路拓撲相對應。

優選地，所述檢測信號所處的閾值范圍，與所述需要被識別的電路拓撲相對應，其中，所述閾值范圍的個數與被識別的電路拓撲的個數相關，且大于等于2。

優選地，所述特定元件通過復用其他功能的引腳連接至所述檢測電路，或者，通過專用的識別引腳連接至所述檢測電路。

優選地，所述特定元件被配置為與所述開關電源中的主開關管的柵極連接的電阻，其通過復用驅動引腳與所述檢測電路連接。

優選地，所述檢測電路在預定的時段被使能。

優選地，通過所述邏輯控制電路控制所述檢測電路在系統發出第一個PWM脈沖之前被使能預定時間。

優選地，每種所述邏輯控制信號均至少具有兩路輸出信號，且在系統下電或者停止工作時，不同的所述邏輯控制信號具有不同時序的所述兩路輸出信號。

優選地，所述邏輯控制信號的兩路輸出信號可分別用于驅動同步整流反激拓撲中原邊的主開關管以及副邊的同步整流管，或者，分別用于驅動有源鉗位正激拓撲中原邊的主開關管以及鉗位開關管。

優選地，所述檢測電路通過流出一固定的電流在所述特定元件上形成所述檢測信號。