[發明專利]半導體裝置及其形成方法

在審

• 申請號: 202010402521.5
• 申請日: 2020-05-13
• 公開（公告）號: CN111952248A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 鍾政庭;蔡慶威;程冠倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L29/04
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

提供半導體裝置及其形成方法。半導體裝置包含第一全環繞式柵極晶體管位于基底的第一區上方以及第二全環繞式柵極晶體管位于基底的第二區上方。第一全環繞式柵極晶體管包含多個第一通道元件沿垂直于基底的頂表面的第一方向堆疊以及第一柵極結構位于多個第一通道元件上方。第二全環繞式柵極晶體管包含多個第二通道元件沿平行于基底的頂表面的第二方向堆疊以及第二柵極結構位于多個第二通道元件上方。多個第一通道元件和多個第二通道元件包含具有第一晶面和不同于第一晶面的第二晶面的半導體材料。第一方向垂直于第一晶面，且第二方向垂直于第二晶面。

技術領域

本公開實施例涉及半導體技術，且特別涉及半導體裝置及其形成方法。

背景技術

集成電路(integrated circuit，IC)產業已經歷了快速成長。在集成電路材料和設計上的技術進步產生了數代集成電路，每一代都比前一代具有更小且更復雜的電路。在集成電路的發展史中，功能密度(即每一芯片區互連的裝置數目)增加，同時幾何尺寸(即制造過程中所產生的最小的組件(或線路))縮小。此元件尺寸微縮化的制程提供增加生產效率與降低相關費用的益處。

舉例來說，隨著集成電路(IC)技術朝更小的技術節點發展，已引進多柵極裝置通過增加柵極通道耦合、降低關態電流及減少短通道效應(short-channel effects，SCEs)來改善柵極控制。多柵極裝置一般代表具有柵極結構或柵極結構的一部分設置于通道區的多于一面上方的裝置。鰭式場效晶體管(Fin-like field effect transistors，FinFETs)和全環繞式柵極(gate-all-around，GAA)晶體管(兩者也被稱為非平面晶體管)為高效能且低漏電應用的已流行且有潛力的候選的多柵極裝置的范例。鰭式場效晶體管具有由柵極在多于一面圍繞的升高的通道，舉例來說，柵極圍繞從基底延伸的半導體材料的“鰭”的頂部和側壁。相較于平面晶體管，此配置提供通道的較佳控制以及大幅地減少短通道效應(特別來說，通過減少次臨界漏電流(即在關態的鰭式場效晶體管的源極與漏極之間的耦合)來達到)。全環繞式柵極晶體管具有可部分延伸或完全延伸于通道區周圍的柵極結構，以在兩面或更多面上提供入口至通道區。柵極圍繞晶體管的通道區可由納米線、納米片、其他納米結構及/或其他合適的結構形成。在一些實施例中，此通道區包含垂直堆疊或水平排列的多個納米線或納米片。當垂直堆疊時，柵極圍繞晶體管可被稱為垂直柵極圍繞(vertical GAA，VGAA)晶體管。當水平排列時，柵極圍繞晶體管可被稱為水平柵極圍繞(horizontal GAA，HGAA)晶體管。

發明內容

在一些實施例中，提供半導體裝置，半導體裝置包含第一全環繞式柵極晶體管，位于基底的第一區上方，第一全環繞式柵極晶體管包含多個第一通道元件，沿垂直于基底的頂表面的第一方向堆疊；第一柵極結構，位于多個第一通道元件上方；及兩個第一源極/漏極部件，將多個第一通道元件夾設于中間；以及第二全環繞式柵極晶體管，位于基底的第二區上方，第二全環繞式柵極晶體管包含多個第二通道元件，沿平行于基底的頂表面的第二方向堆疊；第二柵極結構，位于多個第二通道元件上方；及兩個第二源極/漏極部件，將多個第二通道元件夾設于中間，其中多個第一通道元件和多個第二通道元件包含具有第一晶面和不同于第一晶面的第二晶面的半導體材料，且其中第一方向垂直于第一晶面，且第二方向垂直于第二晶面。

在一些其他實施例中，提供半導體裝置，半導體裝置包含第一全環繞式柵極晶體管，位于基底的第一區上方，第一全環繞式柵極晶體管包含多個第一通道元件，沿垂直于基底的頂表面的第一方向堆疊；及N型源極/漏極部件；以及第二全環繞式柵極晶體管，位于基底的第二區上方，第二全環繞式柵極晶體管包含多個第二通道元件，沿平行于基底的頂表面的第二方向堆疊；及P型源極/漏極部件，其中多個第一通道元件和多個第二通道元件包含具有第一晶面和不同于第一晶面的第二晶面的硅，其中第一方向垂直于第一晶面，且第二方向垂直于第二晶面。