[發明專利]可變碼長可變碼率QC-LDPC譯碼方法及裝置

有效

• 申請號: 202010400072.0
• 申請日: 2020-05-13
• 公開（公告）號: CN111431543B
• 公開（公告）日: 2023-08-01
• 發明（設計）人: 王聞今;徐振;房天昊
• 申請（專利權）人: 東南大學
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 孟紅梅

1.一種可變碼長可變碼率QC-LDPC譯碼方法，其特征在于，包括以下步驟：

對待譯碼塊緩存池中的碼塊進行調度，若存在多個提升因子小于譯碼并行度的碼塊，則將多個碼塊歸并，否則按序選擇提升因子大于譯碼并行度的碼塊；將調度選擇的碼塊的LLR信息載入到LLR緩存區中；

遍歷校驗基礎矩陣，按地址并行取出LLR緩存中的LLR信息向量，進行循環移位處理，當進行多個碼塊歸并譯碼時，循環移位處理同時對多個LLR信息向量進行處理，對提升因子大于譯碼并行度的碼塊進行譯碼時，循環移位處理通過對LLR信息向量分解的子向量循環移位后再合并；

通過并行計算對各信息向量的值進行更新，更新后的消息重新存入各緩存區的對應位置；

在滿足設定的迭代終止條件或達到最大迭代次數時，將LLR信息整理后輸出譯碼結果，完成待譯碼塊緩存池中一次調度選擇的碼塊的迭代譯碼。

2.根據權利要求1所述的一種可變碼長可變碼率QC-LDPC譯碼方法，其特征在于，在碼塊調度過程中，根據待譯QC-LDPC碼塊的提升因子大小對碼塊進行歸并，設譯碼最大并行度為P，將m個提升因子小于等于的QC-LDPC碼塊進行歸并存儲，m為歸并碼塊的數量。

3.根據權利要求1所述的一種可變碼長可變碼率QC-LDPC譯碼方法，其特征在于，利用大小為N的benes?network對m個向量長度小于的LLR向量進行循環移位，通過對benesnetwork的基本交換單元的控制信號的管理實現輸入向量與輸出向量的循環移位。

4.根據權利要求3所述的一種可變碼長可變碼率QC-LDPC譯碼方法，其特征在于，定義多個LLR向量的長度為Z＝[Z₁,Z₂,....,Z_m]，循環移位值為S＝[S₁,S₂,...,S_m]，控制信號生成函數CSG(Z,S,m,N)，則benes?network控制信號生成方法為：當N＞2時，調用函數CSG(Z,S,m,N)直至N＝2，當N＝2時，若(Z₁＝1,S₁＝1,m＝1)，則基本交換單元設為交叉連接，否則設為直連；其中函數CSG(Z,S,m,N)如下：

生成輸入端第一級基本交換單元的控制信號：將第一級基本交換單元分成m組，對i從1到m，如果Z_i是偶數，則將第i組的個基本交換單元的控制信號設為直連，如果Z_i是奇數，則將第i組的個基本交換單元中前個設為直連，其余設為交叉連接，為向下取整符號；

對中間大小為的上下兩個子benes?network分別調用函數和1為1×m維單位向量[1,1,...,1]，計算其基本單元的控制信號；

生成輸出端最后一級基本單元的控制信號：將最后一級基本交換單元分成m組，對i從1到m，若Z_i和S_i均為偶數或者奇數，則將第i組的個基本交換單元的控制信號設為直連，若Z_i為偶數且S_i為奇數，則將第i組的個基本交換單元的前個設為交叉連接，其余設為直連，若Z_i為奇數且S_i為偶數，則將第i組的的個基本交換單元的前個設為直連，其余設為交叉連接。

5.根據權利要求1所述的一種可變碼長可變碼率QC-LDPC譯碼方法，其特征在于，LLR信息向量在迭代更新中應用偏移循環移位，具體為在LLR緩存中某一地址LLR信息向量更新后，將LLR信息向量直接寫回到緩存中，下一次讀取該地址LLR向量后進行循環移位時，循環移位值設置為原始循環移位值相對與此地址LLR向量上一次更新時循環移位值的偏移；在譯碼迭代結束后，將各地址LLR向量反向循環移位整理至原始位置。