[發明專利]時鐘展頻方法和時鐘展頻電路有效
| 申請號: | 202010399490.2 | 申請日: | 2020-05-12 |
| 公開(公告)號: | CN111641404B | 公開(公告)日: | 2022-06-03 |
| 發明(設計)人: | 湛偉;馬淑彬;夏明剛;羅春林;叢偉林 | 申請(專利權)人: | 成都華微電子科技股份有限公司 |
| 主分類號: | H03K3/02 | 分類號: | H03K3/02;H03L7/08 |
| 代理公司: | 成都惠迪專利事務所(普通合伙) 51215 | 代理人: | 劉勛 |
| 地址: | 610041 四川省成都市中國(四川)自由貿易試驗區成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 時鐘 方法 電路 | ||
1.時鐘展頻方法,其特征在于,包括下述步驟:
1)通過對輸入時鐘信號進行相位偏移,產生等相位差的N路偏移時鐘信號P(1)~P(N),其中第k路偏移時鐘信號P(k)與第k+1路偏移時鐘信號P(k+1)的相位差為預設值△P,并且第N路偏移時鐘信號和第1路偏移時鐘信號的相位差亦為預設值△P,k=1,2,...N-1;N為大于3的整數;
2)設定步長值a,并選定一路偏移時鐘信號P(x)作為起始信號,序號x為不大于N的任一正整數;
3)產生第一頻率的輸出時鐘,包括下述子步驟:
(3.1)對偏移時鐘信號P(x)和偏移時鐘信號P(x+a)進行邏輯運算以獲得輸出時鐘,以偏移時鐘信號P(x)的特定躍變沿對應于輸出時鐘的當前脈沖的信號沿;
(3.2)以x+a作為下一次邏輯運算中的x值,然后返回步驟(3.1);
4)產生第二頻率的輸出時鐘,包括下述子步驟:
(4.1)改變步長值a的取值;
(4.2)對偏移時鐘信號P(x)和偏移時鐘信號P(x+a)進行邏輯運算以獲得輸出時鐘,以偏移時鐘信號P(x)的特定躍變沿對應于輸出時鐘的當前脈沖的信號沿;
(4.3)以x+a作為下一次邏輯運算中的x值,然后返回步驟(4.2);以上各步中,x和x+a皆以N為計數周期循環。
2.如權利要求1所述的時鐘展頻方法,其特征在于,還包括步驟5):對輸出時鐘信號進行占空比調整。
3.采用權利要求1所述時鐘展頻方法的時鐘展頻電路,其特征在于,包括:
N相位時鐘產生電路,用于向相位偏移疊加電路提供N路輸出信號,其中第N路輸出信號為基于輸入時鐘的N-1個相位偏移量的時鐘信號,N為大于3的整數;
相位偏移疊加電路,以N相位時鐘產生電路的輸出信號作為輸入信號,其控制端與相位選擇控制電路連接,用于對選定的兩路輸入信號進行相位偏移疊加處理;相位偏移疊加電路具有輸出端和邏輯運算模塊,所述邏輯運算模塊用于對兩個參考時鐘進行邏輯運算以獲得輸出時鐘;
相位選擇控制電路,用于選擇N相位時鐘產生電路的輸出信號作為相位偏移疊加電路的偏移疊加信號源。
4.如權利要求3所述的時鐘展頻電路,其特征在于,還包括一個占空比調節電路,其輸入端接相位偏移疊加電路的輸出端。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都華微電子科技股份有限公司,未經成都華微電子科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010399490.2/1.html,轉載請聲明來源鉆瓜專利網。





