[發明專利]陣列型傳感器芯片及其數據輸出方法

有效

• 申請號: 202010385945.5
• 申請日: 2020-05-09
• 公開（公告）號: CN111562886B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 雷述宇
• 申請（專利權）人: 寧波飛芯電子科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G01D21/00
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 崔熠

1.一種陣列型傳感器芯片，其特征在于，所述陣列型傳感器芯片為光學成像傳感器芯片，包括：處理單元以及多個感應單元，多個所述感應單元分別與所述處理單元連接；

所述感應單元，用于接收外部信號，將所述外部信號轉化為單元值，并根據預設規則向所述處理單元發送所述單元值；

所述處理單元，用于采用預設算法對所述單元值進行數據處理；向接收部發送處理后的數據，所述處理后的數據為采用所述預設算法對所述單元值進行數據處理得到的中間值；或，處理結果滿足預設條件時，控制所述處理結果滿足所述預設條件的單元值對應的所述感應單元向接收部發送所述單元值；

所述處理單元包括多個計算單元和存儲單元，所述計算單元分別與所述感應單元一一對應連接，所述計算單元與所述存儲單元一一對應連接，所述計算單元包括至少一個計算模塊，所述計算模塊分別與對應的所述感應單元和所述存儲單元連接；

所述計算模塊，用于接收對應的所述感應單元發送的所述單元值，基于所述單元值進行計算生成預處理數據，發送所述預處理數據至對應的存儲單元，其中，同一所述計算單元的各所述計算模塊采用不同算法進行計算；

所述存儲單元，用于存儲對應的所述預處理數據，并向所述接收部發送所述預處理數據。

2.如權利要求1所述的陣列型傳感器芯片，其特征在于，所述預設規則包括預設的所述感應單元與所述處理單元間的連接關系和/或對應關系的預設調整規則。

3.如權利要求1所述的陣列型傳感器芯片，其特征在于，所述處理單元包括計算單元和存儲單元；

所述計算單元，用于采用預設算法對接收的一個或多個所述感應單元的至少一個所述單元值，和/或所述存儲單元的至少一個存儲值進行數據處理；

所述存儲單元，用于存儲一個或多個所述感應單元的至少一個所述單元值，和/或一個或多個所述計算單元處理后的至少一個數據。

4.如權利要求1所述的陣列型傳感器芯片，其特征在于，所述處理單元包括相互連接的計算單元和存儲單元，一個或多個所述感應單元分別與所述計算單元連接；

所述計算單元，用于接收一個或多個所述感應單元發送的所述單元值，分別基于所述單元值和所述存儲單元的存儲值進行數據處理，并發送處理后的數據至存儲單元；

所述存儲單元用于向所述接收部發送所述處理后的數據。

5.如權利要求1所述的陣列型傳感器芯片，其特征在于，所述處理單元包括相互連接的計算單元和存儲單元，所述感應單元分別與所述存儲單元連接；

所述存儲單元，用于接收各所述感應單元發送的至少一個所述單元值；

所述計算單元，用于根據所述存儲單元存儲的各所述感應單元的至少一個所述單元值采用所述預設算法進行處理，并向所述接收部發送處理后的數據。

6.如權利要求1所述的陣列型傳感器芯片，其特征在于，所述處理單元包括依序連接的多個處理子模塊；所述感應單元分別與首端的所述處理子模塊連接；

各所述處理子模塊，用于基于所述感應單元發送的所述單元值依序計算，生成預處理數據，并向所述接收部發送所述預處理數據。

7.如權利要求6所述的陣列型傳感器芯片，其特征在于，所述處理子模塊分別包括相互連接的計算單元和存儲單元，相鄰所述處理子模塊之間，一者的計算單元與另一者的存儲單元連接，所述感應單元分別與首端的所述處理子模塊的所述計算單元連接；

各所述計算單元，用于基于對應的所述單元值或存儲單元中的數據依次計算生成預處理數據，并向所述接收部發送所述預處理數據；

所述存儲單元，用于接收并存儲對應的所述計算單元計算產生的數據。