[發(fā)明專利]NMOS器件的制備方法

有效

• 申請?zhí)枺?/td>: 202010345511.2
• 申請日: 2020-04-27
• 公開（公告）號: CN111370313B
• 公開（公告）日: 2023-08-18
• 發(fā)明（設(shè)計）人: 梁啟超;蔡彬;章晶;黃冠群
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/266;H01L29/78
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供一種NMOS制備方法，包括：提供一襯底，所述襯底上形成有柵極結(jié)構(gòu)和介質(zhì)層，所述柵極結(jié)構(gòu)覆蓋部分襯底，所述介質(zhì)層覆蓋所述柵極結(jié)構(gòu)和所述襯底。在介質(zhì)層上形成應(yīng)力層，與現(xiàn)有工藝中在兩道側(cè)墻完成之后沉積應(yīng)力層相比，所述應(yīng)力層與溝道之間距離縮短了，從而減少應(yīng)力傳遞過程中的損失，增加了溝道的電子遷移率。然后，去除部分所述應(yīng)力層，并使部分所述介質(zhì)層裸露且剩余的所述應(yīng)力層覆蓋所述柵極結(jié)構(gòu)的側(cè)壁。以剩余的所述應(yīng)力層作為掩膜，對所述襯底執(zhí)行LDD離子注入工藝，再去除剩余的所述應(yīng)力層。故所述NMOS器件的制備方法不僅能夠提高電子的遷移率，還減少工藝流程，降低成本，提高制備效率。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種NMOS器件的制備方法。

背景技術(shù)

在制備半導(dǎo)體器件過程中會產(chǎn)生各種各樣的應(yīng)力，不同的應(yīng)力對器件性能有很大的影響，其中大多數(shù)的應(yīng)力都是有益的。根據(jù)公式μ＝qT_n/m*(其中，μ為電子遷移率，q為電子電量，T_n為電子運動的平均自由時間，m*為電子在運動方向上的有效質(zhì)量)可知，當電子有效質(zhì)量降低，電子的遷移率會增大。因此，對于NMOS器件而言，沉積應(yīng)力層，以施加拉應(yīng)力從而降低溝道方向的電子有效質(zhì)量，增強NMOS器件的性能。

現(xiàn)有技術(shù)中通常在完成兩道側(cè)墻工藝之后沉積一層應(yīng)力層，再對應(yīng)力層進行快速熱退火處理，通過源漏區(qū)實現(xiàn)拉應(yīng)力向溝道的傳遞，進而提高電子的遷移率。然而，在實際的工藝實施中，因應(yīng)力層距離溝道相對較遠，退火時應(yīng)力轉(zhuǎn)移存在較大的損失，故并不能很好的提高電子的遷移率。

與此同時，隨著尺寸的逐漸縮小，NMOS器件的熱載流子效應(yīng)會越來越嚴重。為解決該問題，現(xiàn)有技術(shù)開發(fā)出降低器件漏極附近峰值電場的輕摻雜漏(LDD)工藝。然而，LDD與柵極距離過小會增加器件的寄生電容。因而需要增大柵極結(jié)構(gòu)與LDD之間的距離。故為實現(xiàn)該目的現(xiàn)有技術(shù)中需要實施兩道側(cè)墻工藝，其中第一道側(cè)墻的目的是為了控制輕摻雜漏結(jié)構(gòu)到柵極結(jié)構(gòu)的距離，第二道側(cè)墻為了控制源漏極到柵極結(jié)構(gòu)的距離。

在現(xiàn)有的NMOS器件制備工藝中均需要實施兩道側(cè)墻結(jié)構(gòu)，以提高電子遷移率，工藝步驟較為繁瑣。經(jīng)研究發(fā)現(xiàn)，拉應(yīng)力可以提升NMOS中電子遷移率，且應(yīng)力越大，電子遷移率越快。因此，需要一種新的NMOS器件的制備方法，能夠縮短應(yīng)力層與溝道的距離，進而使得拉應(yīng)力能夠有效傳遞，更好的提高電子的遷移率。且在NMOS器件制備過程中，在保障輕摻雜漏結(jié)構(gòu)到柵極結(jié)構(gòu)距離的同時，能夠減少工藝流程，降低成本，提高制備效率。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種NMOS器件的制備方法，以解決NMOS器件中電子遷移率低的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種NMOS器件的制備方法，所述NMOS器件的制備方法包括：

提供一襯底，所述襯底上形成有柵極結(jié)構(gòu)和介質(zhì)層，所述柵極結(jié)構(gòu)覆蓋部分所述襯底，所述介質(zhì)層覆蓋所述柵極結(jié)構(gòu)和所述襯底；

在所述介質(zhì)層上形成應(yīng)力層；

去除部分所述應(yīng)力層，并使部分所述介質(zhì)層裸露且剩余的所述應(yīng)力層覆蓋所述柵極結(jié)構(gòu)的側(cè)壁；

以剩余的所述應(yīng)力層作為掩膜，對所述襯底執(zhí)行LDD離子注入工藝；

去除剩余的所述應(yīng)力層。

可選的，在所述的NMOS器件的制備方法中，在形成所述應(yīng)力層之后，且去除部分所述應(yīng)力層之前，所述NMOS器件的制備方法還包括：

對所述應(yīng)力層進行快速熱退火工藝，所述快速熱退火工藝的溫度介于900℃～1050℃，工藝時間介于2s～6s。

可選的，在所述的NMOS器件的制備方法中，所述應(yīng)力層的厚度介于

可選的，在所述的NMOS器件的制備方法中，所述應(yīng)力層的材料包括氮化硅。