[發明專利]一種自適應可變增益延時放大器

有效

• 申請號: 202010345198.2
• 申請日: 2020-04-27
• 公開（公告）號: CN111669137B
• 公開（公告）日: 2022-02-11
• 發明（設計）人: 蔣劍飛;李金昊;王琴;景乃鋒;繩偉光;賀光輝
• 申請（專利權）人: 上海交通大學
• 主分類號: H03G3/30
• 分類號: H03G3/30;H03F1/26;H03F1/32
• 代理公司: 上海伯瑞杰知識產權代理有限公司 31227
• 代理人: 孟旭彤

本發明提供了一種自適應可變增益延時放大器，其包括：雙路自適應脈沖收縮電路，用于接收兩路脈沖信號，并在兩路脈沖信號的延時大于閾值時對兩路脈沖信號之間的延時進行收縮，使其延時適配于所述可變增益延時放大電路的輸入可變范圍；可變增益延時放大電路，基于RS鎖存器的亞穩態效應對所述雙路自適應脈沖收縮電路輸出的雙路脈沖信號的延時進行放大。本發明提供的延時放大器的實現和控制方式，具有結構簡單、增益可控、穩定性強的優點；采用雙路自適應脈沖收縮單元對輸入進行預處理的方式，線性區間與動態增益的提升，且增益可控。

技術領域

本發明涉及半導體集成電路領域，具體地，涉及一種延時放大器，尤其涉及一自適應可變增益延時放大器。

背景技術

隨著互補金屬氧化物半導體(CMOS)技術發展到10納米以下，由于增益的降低、漏電流的增加和信號功率的降低，基于電壓信號的設計變得更具挑戰性。而工藝的縮小，使得門的延時更小，利用延時信息進行信息處理變得更有競爭力。基于延時信息的處理技術能夠更適應集成電路設計朝更小的區域、更高的集成密度和更快的切換速度的發展趨勢。在時域信息處理中，時間-數字轉換器(TDC)作為一種前端模塊，負責量化兩個上升沿的時間間隔，并提取其中的信息。此外，TDC在高能物理中的飛行時間(ToF)、全數字鎖相環(ADPLL)、高速數據傳輸和集成電路測試中的抖動測量等得到了廣泛的應用。

為了提高TDC的時間分辨率，需要使用延時放大器對于前一級的輸入進行放大。延時放大器電路將兩個信號上升沿或者下降沿之間的間隔進行放大，方便后續電路根據延時信息提取數據信息，從而實現信息處理。

當前的延時放大器主要包括：(1)使用SR鎖存器的亞穩態效應；(2)基于受控放電原理；(3)基于脈沖序列電路(pulse train)；(4)基于環形振蕩電路；(5)基于可變鏈等。以上主要設計可以分為兩類，其中(1)和(2)是通過改變輸入和輸出的充放電時間，從而實現輸入的放大輸出，類似模擬放大電路。其優點是可以對微小的信號進行放大，缺點是放大的線性度差，輸入的可變范圍小；基于脈沖序列的放大電路，可以實現將多個進行疊加，但很難單獨工作，需要后續TDC電路進行協同完成；基于可變鏈或者頻率可變的環形振蕩器的放大電路，利用切換前后，單元的不同或者振蕩周期不同實現的放大，其放大的范圍大，可控性好，抗PVT變化性能好等特點。但傳統基于反相器或者與非門構成的環形振蕩器，其頻率受限于反相器或者與非門的限制，速度受到限制。同時改變反相器的尺寸過程中，可以調整的范圍取決于反相器尺寸的可調整范圍，當要求多個放大倍數時候，需要集成更多的反相器電路，以增加可調整能力，因此可以放大的可選擇性較弱。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種自適應可變增益延時放大器，其通過將基于SR鎖存器的亞穩態效應的放大電路與自適應脈沖收縮電路相結合，解決了現有的延時放大器線性區間小的問題。

本發明提供的技術方案是：

一種自適應可變增益延時放大器，其包括：

雙路自適應脈沖收縮電路，用于接收兩路脈沖信號，并在兩路脈沖信號的延時大于閾值時對兩路脈沖信號之間的延時進行收縮，使其延時適配于所述可變增益延時放大電路的輸入可變范圍；

可變增益延時放大電路，所述可變增益延時放大電路基于RS鎖存器的亞穩態效應對所述雙路自適應脈沖收縮電路輸出的雙路脈沖信號的延時進行放大。

本發明的進一步改進在于，每一路所述自適應脈沖收縮電路包括一個反相器鏈以及若干延時提取單元；

所述反相器鏈用于接收一路脈沖信號X；

所述延時提取單元的輸出端與一個放電電路的控制端連接；所述放電電路與所述反相器鏈的一個反相器的輸入端連接；