[發明專利]一種肖特基器件用硅外延片的制備方法

有效

• 申請號: 202010341314.3
• 申請日: 2020-04-27
• 公開（公告）號: CN111463115B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 唐發俊;李明達;王楠;趙揚
• 申請（專利權）人: 中國電子科技集團公司第四十六研究所;中電晶華（天津）半導體材料有限公司
• 主分類號: H01L21/205
• 分類號: H01L21/205
• 代理公司: 天津中環專利商標代理有限公司 12105
• 代理人: 李美英

本發明涉及一種肖特基器件用硅外延片的制備方法，向硅外延爐反應腔體內通入氯化氫氣體，對基座上殘余沉積物質進行刻蝕；將主工藝氫氣攜帶氣態三氯氫硅進入硅外延爐反應腔體，基座表面沉積一層無摻雜的致密多晶硅；將基座溫度降低，向基座上裝入硅襯底片；基座升溫，對硅襯底片的表面進行高溫烘焙；通入主工藝氫氣對硅外延爐反應腔體進行吹掃；主工藝氫氣攜帶氣態三氯氫硅進入硅外延爐反應腔體，基座下部流入與主工藝氫氣流動方向相反的輔助氫氣，三氯氫硅在管路中排空；通入主工藝氫氣對硅外延爐反應腔體進行吹掃；進行硅外延層生長；硅外延層生長完成后，降溫后從基座上取出。實現了200mm硅外延層厚度均勻性和電阻率均勻性的控制能力。

技術領域

本發明涉及一種半導體外延材料的制備技術領域，尤其涉及一種肖特基器件用硅外延片的制備方法。

背景技術

硅外延片由低電阻率的硅襯底片和高電阻率的硅外延層兩部分組成。目前肖特基器件工藝線采用的硅外延片，直徑已經由傳統的150mm擴展到200 mm，尺寸擴大1.8倍，突出面臨硅外延片內的厚度和電阻率均勻性的控制問題。尤其肖特基器件工藝線所用硅外延片采用重摻雜的摻砷硅襯底片進行硅外延層的生長，而高溫下硅襯底片內的雜質從襯底表面、背面以及邊緣處揮發至生長氣氛中，由于原單片硅外延爐反應腔體較小，僅靠氣流吹除不能有效排除雜質，導致雜質持續留在生長氣氛中，隨后在硅外延層生長時重新進入，致使硅外延層電阻率均勻性控制能力存在不足。尤其當硅外延層與硅襯底片電阻率的差距較大，外延層厚度和電阻率數值比較接近時，此時需要開發快速提升電阻率并實現均勻性分布的能力，而電阻率從重摻態的硅襯底片提升到輕摻態的硅外延層，目前經常受各類雜質摻雜的影響，導致電阻率不均勻性通常高于2%，將導致產出電壓的離散問題，已經不能滿足應用領域肖特基器件對硅外延層的厚度不均勻性1%，電阻率不均勻性1.5%的指標要求。

發明內容

鑒于現有技術的現狀，本發明提供了一種肖特基器件用硅外延片的制備方法，目的是克服現有肖特基器件用200 mm硅外延片面臨硅外延層與硅襯底層的電阻率差別比值較大時，電阻率均勻性控制能力不足的問題，獲得一種具備高厚度和電阻率均勻性的肖特基器件用200 mm硅外延片的制備工藝方法，厚度不均勻性控制至1%，電阻率不均勻性控制至1.5%。

本發明采取的技術方案是：一種肖特基器件用硅外延片的制備方法，其特征在于，包括如下步驟：

（1）硅外延爐反應腔體內的圓盤式基座的溫度設定為1160~1180 ℃，通入氯化氫氣體，氯化氫氣體流量設定為18~20 L/min，在高溫下對基座上殘余沉積物質進行刻蝕，刻蝕時間設定為50~60 sec；

（2）將主工藝氫氣流量設定為95 L/min，攜帶氣態三氯氫硅進入硅外延爐反應腔體，三氯氫硅流量設定為13.5~14.0 L/min，三氯氫硅通入反應腔體內的時間設定為20~30sec，在基座表面沉積一層無摻雜的致密多晶硅；

（3）將基座溫度降低至600 ℃，向硅外延爐反應腔體內圓盤式基座上裝入電阻率不高于0.004 Ω·cm，直徑為200 mm的硅襯底片；

（4）基座升溫至1160℃，對硅襯底片的表面進行高溫烘焙，時間設定為1~2 min；

（5）將硅襯底片溫度降低至1115~1125 ℃，通入主工藝氫氣對硅外延爐反應腔體進行吹掃，主工藝氫氣流量為95 L/min，吹掃時間設定為25~45 sec；

（6）主工藝氫氣流量設定為95 L/min，攜帶氣態三氯氫硅進入硅外延爐反應腔體，三氯氫硅流量設定為6~14 L/min，基座下部流入與主工藝氫氣流動方向相反的輔助氫氣，輔助氫氣流量設定為26 L/min，三氯氫硅在管路中的排空時間為25~30 sec，三氯氫硅通入反應腔體內的時間設定為15~22 sec，基座轉速設定為32~36 r/min，反應腔體的上石英壁的溫度不高于560 ℃，內區與外區進氣的流量閥開度的比值設定為1.5~2.5，內區與外區的紅外燈泡的加熱功率分配比例設定為46%:54%~52%:48%；