[發(fā)明專(zhuān)利]一種基于FPGA的GPS測(cè)距碼生成系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010340452.X
• 申請(qǐng)日: 2020-04-26
• 公開(kāi)（公告）號(hào): CN113552598A
• 公開(kāi)（公告）日: 2021-10-26
• 發(fā)明（設(shè)計(jì)）人: 趙俊明;鐵俊波
• 申請(qǐng)（專(zhuān)利權(quán)）人: 成都安則優(yōu)科技有限公司
• 主分類(lèi)號(hào): G01S19/23
• 分類(lèi)號(hào): G01S19/23
• 代理公司: 上海宏京知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31297
• 代理人: 馮華

1.一種基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于，所述系統(tǒng)包括上位機(jī)軟件、復(fù)位值生成模塊、偽隨機(jī)碼生成模塊及測(cè)距碼輸出模塊：

上位機(jī)軟件向復(fù)位值生成模塊、偽隨機(jī)碼生成模塊及測(cè)距碼輸出模塊輸入配置信息以控制測(cè)距碼的生成；

所述復(fù)位值生成模塊根據(jù)配置信息生成復(fù)位值并輸出給偽隨機(jī)碼生成模塊；

所述偽隨機(jī)碼生成模塊根據(jù)配置信息和復(fù)位值生成偽隨機(jī)碼并輸出給測(cè)距碼輸出模塊；

所述測(cè)距碼輸出模塊根據(jù)配置信息對(duì)偽隨機(jī)碼進(jìn)行處理得到測(cè)距碼。

2.根據(jù)權(quán)利要求1所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述配置信息用于控制測(cè)距碼輸出模塊生成不同衛(wèi)星、不同頻點(diǎn)的GPS測(cè)距碼，配置信息包括：生成測(cè)距碼所屬頻點(diǎn)L和衛(wèi)星編號(hào)PRN，其中，L為2位二進(jìn)制數(shù)，L取值包括0、1、2和3，分別表示不生成測(cè)距碼、生成的測(cè)距碼屬于L1頻、L2頻和L5頻。

3.根據(jù)權(quán)利要求1所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述復(fù)位值生成模塊包括第一譯碼器和復(fù)位值存儲(chǔ)器，

所述第一譯碼器根據(jù)配置信息生成讀使能信號(hào)與地址信號(hào)并輸出到復(fù)位值存儲(chǔ)器；

所述復(fù)位值存儲(chǔ)器用于CM、CL、XBI和XBQ移位寄存器的復(fù)位值，并根據(jù)使能信號(hào)與地址信號(hào)查找對(duì)應(yīng)的復(fù)位值。

4.根據(jù)權(quán)利要求1所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述偽隨機(jī)碼生成模塊包括第二譯碼器、移位寄存器反饋結(jié)構(gòu)信息存儲(chǔ)器、移位寄存器輸出結(jié)構(gòu)信息存儲(chǔ)器及碼生成邏輯塊；

所述第二譯碼器根據(jù)配置信息生成讀使能信號(hào)、地址信號(hào)及邏輯塊使能信號(hào)；

所述移位寄存器反饋結(jié)構(gòu)信息存儲(chǔ)器用于接收讀使能信號(hào)和地址信號(hào)，并生成移位寄存器的反饋結(jié)構(gòu)信息；

所述移位寄存器輸出結(jié)構(gòu)信息存儲(chǔ)器用于接收讀使能信號(hào)和地址信號(hào)，并生成移位寄存器的輸出結(jié)構(gòu)信息；

所述碼生成邏輯塊用于接收移位寄存器的反饋結(jié)構(gòu)信息、移位寄存器的輸出結(jié)構(gòu)信息及復(fù)位值，并生成偽隨機(jī)碼。

5.根據(jù)權(quán)利要求4所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述邏輯塊使能信號(hào)為3個(gè)，L分別將3個(gè)1位邏輯塊使能信號(hào)置1，以使能多個(gè)碼生成邏輯塊：

1)當(dāng)L為0時(shí)，不使能任何碼生成邏輯塊；

2)當(dāng)L為1時(shí)，使能碼生成邏輯塊1和碼生成邏輯塊2；

3)當(dāng)L為2時(shí)，使能碼生成邏輯塊1和碼生成邏輯塊2；

4)當(dāng)L為3時(shí)，使能碼生成邏輯塊1、碼生成邏輯塊2和碼生成邏輯塊3。

6.根據(jù)權(quán)利要求5所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述碼生成邏輯塊包括1組寄存器和使能控制邏輯，每組寄存器均包含32個(gè)寄存器和相關(guān)的組合邏輯；碼生成邏輯塊根據(jù)配置信息中的L構(gòu)造不同的移位寄存器：

1)當(dāng)L為1時(shí)，使用碼生成邏輯塊1構(gòu)造L1頻的G1移位寄存器，使用碼生成邏輯塊1構(gòu)造邏輯塊構(gòu)造L1頻的G2移位寄存器；

2)當(dāng)L為2時(shí)，使用碼生成邏輯塊1構(gòu)造L2頻的CM移位寄存器，使用碼生成邏輯塊2構(gòu)造L2頻的CL移位寄存器；

3)當(dāng)L為3時(shí)，使用碼生成邏輯塊1構(gòu)造L5頻的XA移位寄存器，使用碼生成邏輯塊2構(gòu)造L5頻的XBI移位寄存器，使用碼生成邏輯塊3構(gòu)造L5頻的XBQ移位寄存器。

7.根據(jù)權(quán)利要求1所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述測(cè)距碼輸出模塊包含第三譯碼器、L1頻測(cè)距碼輸出邏輯、L2頻測(cè)距碼輸出邏輯和L5頻測(cè)距碼輸出邏輯；所述第三譯碼器根據(jù)配置信息中的L生成使能信號(hào)、使能測(cè)距碼輸出邏輯：

1)當(dāng)L為0時(shí)，不使能測(cè)距碼輸出邏輯；

2)當(dāng)L為1時(shí)，使能L1頻點(diǎn)測(cè)距碼輸出邏輯；

3)當(dāng)L為2時(shí)，使能L2頻點(diǎn)測(cè)距碼輸出邏輯；

4)當(dāng)L為3時(shí)，使能L5頻點(diǎn)測(cè)距碼輸出邏輯。

8.根據(jù)權(quán)利要求7所述的基于FPGA的GPS測(cè)距碼生成系統(tǒng)，其特征在于：所述測(cè)距碼的生成過(guò)程為：

1)所述L1頻測(cè)距碼輸出邏輯包含1個(gè)異或邏輯門(mén)，將所述第1碼生成邏輯塊和第2個(gè)碼生成邏輯塊輸出的偽隨機(jī)碼進(jìn)行異或運(yùn)算，得到L1頻測(cè)距碼；

2)所述L2頻測(cè)距碼輸出邏輯包含1個(gè)碼片選擇器，交替地選擇第1個(gè)碼生成邏輯塊和第2個(gè)碼生成邏輯塊輸出的偽隨機(jī)碼，得到L2頻測(cè)距碼；

3)所述L5頻測(cè)距碼輸出邏輯包含2個(gè)異或邏輯門(mén)，第1個(gè)異或邏輯門(mén)將第1個(gè)碼生成邏輯塊和第2個(gè)碼生成邏輯塊輸出的偽隨機(jī)碼進(jìn)行異或運(yùn)算，得到L5頻的XI測(cè)距碼；第2個(gè)異或邏輯門(mén)將第1個(gè)碼生成邏輯塊和第3個(gè)碼生成邏輯塊輸出的偽隨機(jī)碼進(jìn)行異或運(yùn)算，得到L5頻的XQ測(cè)距碼并輸出。