[發明專利]一種應用于數模轉換器的動態元件匹配電路和方法

在審

• 申請號: 202010336224.5
• 申請日: 2020-04-26
• 公開（公告）號: CN111245439A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 郁發新;劉家瑞;周蘇萍;李國儒
• 申請（專利權）人: 杭州城芯科技有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 北京格允知識產權代理有限公司 11609
• 代理人: 周嬌嬌

本發明涉及一種應用于數模轉換器的動態元件匹配電路和方法，以及數模轉換器和數模轉換方法。其中動態元件匹配電路用于將N比特的二進制碼a_N?1,…，a₁,a₀通過偽隨機碼P_N?1,…，P₁,P₀編碼為溫度計碼輸出；該動態元件匹配電路包括：N級譯碼單元，其中第i級譯碼單元包括2^i?1個譯碼器，i=1,2,…，N；第i級譯碼單元的每個譯碼器用于根據偽隨機碼P_i?1對第一輸入信號a_i?1和第二輸入信號進行隨機切換后輸出分別作為下一級譯碼器的第二輸入信號，第N級譯碼單元的譯碼器輸出溫度計碼。本發明中每一級的譯碼器結構相同，大大簡化了傳統DEM的實現架構，提升了轉換速率，更適合高速高精度DAC應用。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種應用于數模轉換器的動態元件匹配電路和方法，以及數模轉換器和數模轉換方法。

背景技術

高速高精度數模轉換器（DAC）通常采用溫度計碼或者溫度計碼二進制碼分段來提升基本構成單元的匹配程度。但溫度計碼存在一個缺陷，其不同數據位的使用效率并不一致，也即如果DAC存在匹配誤差，將導致數據與失配相關，從而降低了DAC的無雜散動態范圍（SFDR），一般采用動態元件匹配算法來進行各數據位的分布平均化，消除數據和梯度誤差的相關性，提升DAC的動態特性。

針對DAC的動態元件匹配（DEM）方法已有較多實現方式。

現有技術中提供了一種經典DEM實現方式如圖1所示，它將Nbit的數據分為N+1層，每一層對輸入數據除2，然后生成子節點、切換開關選擇不同路徑。圖1中x(n)為輸入的二進制碼，S_N,1 ,S_2,1 , S_1,1…,S_1,M表示處理節點，c_N,1 ,c_2,1 , c_1,1…,c_1,M 表示時鐘信號，y₁(n), y₂(n), y₃(n), …,y_m(n)表示各個溫度計碼控制的模擬信號，y_n(n)表示最終輸出的模擬信號。以4bit輸入1101為例，第一級將輸入的1101譯碼為0110和0111，第二級再將第一級的輸出分別譯碼為011、011和100、011，同理第三級輸出為 01、10、01、10、10、10、01、10，第四級輸出則為0/1,1/1,0/1,1/1,1/1,1/1,0/1,1/1。開關共有1+2+4+…+2^N-1個，即為2^N-1個，選擇可通過并行的PRBS產生。每個開關在時鐘到來時選擇MUX的輸出值。

現有技術中還提供了一種差值型DEM算法，具體過程如下：計算本周期數據與上周期數據的差值n，如果差值n 為正，就從值為0 的溫度計碼位中，隨機選擇n 個變為1 ；如果差值n 為負，就從值為1 的位中隨機選擇n 個變為0 ；如果差值為0，隨機選取一位值為1的位和一位值為0 的位，調換他們的取值。

上述現有技術的缺陷在于實現結構復雜，每一級器件架構不一致，速度難以提升，因此難以用于高速DAC。上述圖1的經典DEM方法將N位輸入分解為兩個N-1的數，至少需要1個N-1位的半加器，一個N-1位的選擇器；下一級需要2個N-2位的半加器，2個N-2位的選擇器，以此類推，共需要N個不同種類的半加器和選擇器。上述差值型DEM算法雖未提及實現電路，但具體實現至少須包括比較、不同位數的加減法、不同位數的路徑選擇等過程，難度較大。

因此，針對以上不足，亟待提供一種結構簡單、占用資源更少的動態元件匹配方法及電路。

發明內容