[發明專利]磁性隨機存儲陣列及半導體器件

在審

• 申請號: 202010335025.2
• 申請日: 2020-04-24
• 公開（公告）號: CN113555381A
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 吳巍;徐征
• 申請（專利權）人: 吳巍;徐征
• 主分類號: H01L27/22
• 分類號: H01L27/22;H01L29/08;H01L23/50
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本發明提供一種磁性隨機存儲陣列及半導體器件，在占用相同襯底面積前提下，通過多個沿第三方向延伸的有源區以及多條沿第二方向延伸的字線的布局方式，能夠有效利用襯底面積空間，實現更小的存儲單元的特征尺寸和更高的存儲密度，芯片成本更低。進一步地，可以實現單元面積為4F²(F為特征尺寸)的密堆積存儲陣列，提高存儲密度和器件集成度。

技術領域

本發明涉及存儲器技術領域，特別涉及一種磁性隨機存儲陣列及半導體器件。

背景技術

磁性隨機存儲器(Magnetic Random Access Memory，MRAM)是一種新的內存和存儲技術，可以像SRAM/DRAM一樣快速隨機讀寫，還可以像Flash閃存一樣在斷電后永久保留數據。每個MRAM的存儲單元由一個磁性隧道結和一個MOS管組成，也可以由兩個磁性隧道結和兩個MOS管組成。每一個存儲單元需要連接三根線：MOS管的柵極連接到芯片的字線，負責接通或切斷這個單元；MOS管的一極(源極或漏極)連在源極線上，MOS管的另一極(漏極或源極)和磁性隧道結的一極相連，磁性隧道結的另一極連在位線上。

隨著MRAM技術不斷進步，如何將MRAM存儲單元進一步做小，以提高MRAM的密度，已經成為本領域技術人員亟待解決的技術問題之一。

發明內容

本發明的目的在于提供一種磁性隨機存儲陣列及半導體器件，可以具有減少的存儲器單元面積和增加的存儲器密度。

為解決上述技術問題，本發明提供一種磁性隨機存儲陣列，包括：

半導體襯底，所述半導體襯底中設置有呈條狀且沿第一方向和第二方向排列的多個有源區，每個所述有源區沿第三方向延伸，所述第二方向和所述第一方向垂直，所述第三方向與所述第一方向和第二方向均相交；

多條字線，沿第一方向排布在所述半導體襯底上，且每條所述字線沿第二方向延伸并跨設在多個所述有源區上，每條所述字線將相應的所述有源區分為源極區和漏極區；

多條源線，每條源線通過第一金屬層形成并連接相應的所述源極區；

多個磁性隧道結，每個所述磁性隧道結底部通過相應的第二金屬層連接相應的所述漏極區，頂部連接第三金屬層，所述第三金屬層用于形成相應的位線。

可選地，每個所述有源區和設置在所述有源區上方的所述字線形成相應的MOS管，所述有源區處形成的相應的MOS管和所述漏極區上方相應的所述磁性隧道結組成一個存儲單元。

可選地，每個所述存儲單元最少僅具有一個MOS管。

可選地，除所述磁性隨機存儲陣列的陣列邊界上所述存儲單元以外的每個存儲單元的MOS管的源極區和漏極區與周圍相鄰的存儲單元共享，每個所述存儲單元的面積為4F²，其中，F是特征尺寸。

可選地，各個所述漏極區通過位于所述漏極區上方的漏極接觸插塞連接所述磁性隧道結底部的所述第二金屬層，各個所述源極區通過位于所述源極區上方的源極接觸插塞連接所述源線；所述漏極接觸插塞和所述源極接觸插塞按照行和列排列成插塞陣列。

可選地，所述插塞陣列的行方向為所述第一方向，所述插塞陣列的列方向為所述第二方向，兩行所述漏極接觸插塞之間夾設一行所述源極接觸插塞。

可選地，所述位線和所述源線平行設置，或者，所述位線和所述源線異面相交設置。

可選地，所述位線與所述字線異面垂直相交，或者，所述位線與所述字線異面相交且不垂直。

可選地，所述第一方向和所述第三方向的夾角包括但不僅限于45度。

基于同一發明構思，本發明還提供一種半導體器件，包括本發明所述的磁性隨機存儲陣列。