[發明專利]一種高精度高可靠性欠壓保護電路

有效

• 申請號: 202010330435.8
• 申請日: 2020-04-24
• 公開（公告）號: CN111506149B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 謝亮;奉建林;張文杰;金湘亮
• 申請（專利權）人: 江蘇芯力特電子科技有限公司
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林

1.一種高精度高可靠性的欠壓保護電路，其特征在于，包括：

分壓電路，用于線性檢測電源電壓VCC的大小；

比較電路，用于將檢測到的電源電壓VCC與帶隙基準電壓進行比較；

輸出整形電路，用于對電源電壓的比較結果進行整形；

所述分壓電路包括電阻R1、電阻R2、電阻R3、PMOS管MP7和NMOS管MN7；所述電阻R1的第一端接PMOS管MP7的漏端，第二端分別接電阻R2的第一端和比較電路；所述電阻R2的第二端接電阻R3的第一端；所述PMOS管MP7的柵端接使能控制信號EN；所述NMOS管MN7的柵端與輸出整形電路連接，漏端接電阻R2的第二端和電阻R3的第一端之間；

所述比較電路包括電阻R4、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6；所述電阻R4的第一端分別與PMOS管MP6的漏端、NMOS管MN5的漏端和輸出整形電路連接； PMOS管MP1的柵端、PMOS管MP2的漏端、PMOS管MP4的柵端和漏端、PMOS管MP6的柵端和NMOS管MN2的漏端相互連接；PMOS管MP2的柵端、PMOS管MP1的漏端、PMOS管MP3的柵端和漏端、PMOS管MP5的柵端和NMOS管MN1的漏端相互連接；PMOS管MP5的漏端、NMOS管MN4的漏端、NMOS管MN4的柵端和NMOS管MN5的柵端相互連接；PMOS管MP6的漏端和NMOS管MN5的漏端連接；NMOS管MN6的柵端接使能控制信號EN，漏端接NMOS管MN3的柵端和帶隙基準電流鏡像點Ibias；NMOS管MN1的柵端接帶隙基準電壓Vref；NMOS管MN2的柵端接分壓電路電阻R1的第二端和電阻R2的第一端之間；所述NMOS管MN1和MN2的源端與MN3的漏端相互連接。

2.根據權利要求1所述的一種高精度高可靠性的欠壓保護電路，其特征在于，所述電阻R3的第二端接地GND；所述NMOS管MN7的源端接地GND；所述PMOS管MP7的源端接電源電壓VCC。

3.根據權利要求1所述的一種高精度高可靠性的欠壓保護電路，其特征在于，所述電阻R4的第二端接地GND；所述PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6的源端均與電源電壓VCC連接；所述NMOS管MN3、NMOS管MN4、NMOS管MN5和NMOS管MN6的源端均接地。

4.根據權利要求1所述的一種高精度高可靠性的欠壓保護電路，其特征在于，所述輸出整形電路包括PMOS管MP8、PMOS管MP9、NMOS管MN8和NMOS管MN9；所述PMOS管MP8的柵端分別與PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端連接；所述NMOS管MN8的柵端分別與PMOS管MP6的漏端、NMOS管MN5的漏端和R4的第一端連接；所述PMOS管MP8的漏端、MP9的柵端、NMOS管MN8的漏端和MN9的柵端相互連接；所述PMOS管MP8的漏端、MP9的柵端、NMOS管MN8的漏端和MN9的柵端同時連接至NMOS管MN7的柵端；所述PMOS管MP9的漏端連接NMOS管MN9的漏端。

5.根據權利要求4所述的一種高精度高可靠性的欠壓保護電路，其特征在于，所述PMOS管MP8和MP9的源端都接電源電壓VCC；所述NMOS管MN8和MN9的源端均接地GND；所述PMOS管MP9的漏端和NMOS管MN9的漏端之間設置有輸出節點VOUT。