[發明專利]包括標準單元的集成電路及其制造方法及計算系統

在審

• 申請號: 202010329912.9
• 申請日: 2020-04-23
• 公開（公告）號: CN111832245A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 金敬俸;金珉修;金用杰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

提供了一種包括標準單元的集成電路及其制造方法以及用于執行該方法的計算系統。集成電路包括：標準單元，包括被配置成各自輸出相同的輸出信號的第一輸出引腳和第二輸出引腳；第一路由路徑，連接到第一輸出引腳；以及第二路由路徑，連接到第二輸出引腳。第一路由路徑包括第一單元組，第一單元組包括至少一個負載單元，第二路由路徑包括第二單元組，第二單元組包括至少一個負載單元，并且第一路由路徑和第二路由路徑在標準單元外部彼此電斷開。

相關申請的交叉引用

本申請要求在韓國知識產權局于2019年4月23日提交的第10-2019-0047526號韓國專利申請和于2019年11月11日提交的第10-2019-0143659號韓國專利申請的權益，其全部公開內容通過引用一并于此。

技術領域

本發明構思的示例性實施例涉及一種集成電路，更具體地，涉及一種包括標準單元的集成電路、一種制造集成電路的方法以及一種用于執行該方法的計算系統。

背景技術

在制造集成電路時，可以將大量的半導體器件集成到集成電路中。因此，集成電路的配置可能很復雜，并且為制造集成電路而執行的半導體制造工藝可以細分為多種工藝。在制造集成電路時，器件的柵長以及連接半導體器件的布線的寬度已逐漸減小。隨著布線的橫截面積減小，可能會發生電遷移(EM)。由于EM的原因，布線可能開路，或者不同的布線可能彼此短路。

發明內容

本發明構思的示例性實施例提供了一種包括其中輸出引腳彼此分開的標準單元的集成電路、制造該集成電路的方法以及用于執行該方法的計算系統。

根據本發明構思的一方面，提供了一種集成電路，包括：標準單元，包括第一輸出引腳和第二輸出引腳，第一輸出引腳和第二輸出引腳被配置成各自輸出相同的輸出信號；第一路由路徑，連接到第一輸出引腳；以及第二路由路徑，連接到第二輸出引腳。第一路由路徑包括第一單元組，第一單元組包括至少一個負載單元，第二路由路徑包括第二單元組，第二單元組包括至少一個負載單元，并且第一路由路徑和第二路由路徑在標準單元外部彼此電斷開。

根據本發明構思的另一方面，提供了一種制造包括驅動單元的集成電路的方法，在驅動單元中設置了第一輸出引腳和第二輸出引腳，用于輸出提供給多個負載單元的相同的輸出信號。該方法包括：參考標準單元庫，基于網表數據布設驅動單元，網表數據包括關于該集成電路的信息；獲取第一輸出引腳和第二輸出引腳各自可允許的負載水平；基于可允許的負載水平，將負載單元分組為第一單元組和第二單元組；以及將第一輸出引腳連接到第一單元組的至少一個負載單元的輸入引腳，并且將第二輸出引腳連接到第二單元組的至少一個負載單元的輸入引腳。

根據本發明構思的另一方面，提供了一種用于制造集成電路的計算系統。該計算系統包括：存儲豁，被配置成存儲包括關于多個標準單元的信息的標準單元庫以及用于設計集成電路的程序；以及處理器，被配置成訪問存儲器。處理器被配置成通過執行程序進行以下操作：參考標準單元庫布設驅動單元，驅動單元包括第一輸出引腳和第二輸出引腳，第一輸出引腳和第二輸出引腳各自輸出提供給負載單元的相同的輸出信號；基于第一輸出引腳和第二輸出引腳各自可允許的負載水平，將負載單元分組為第一單元組和第二單元組；將第一輸出引腳連接到第一單元組的至少一個負載單元的輸入引腳，并且將第二輸出引腳連接到第二單元組的至少一個負載單元的輸入引腳。

附圖說明

通過參考附圖詳細描述其示例性實施例，本發明構思的上述和其他特征將變得更加清楚，附圖中：

圖1A和圖1B是示出根據示例性實施例的集成電路的布局的圖。

圖2是根據示例性實施例的集成電路中包括的標準單元是時鐘門控(clockgating)單元的情況下的電路圖。

圖3是示出根據示例性實施例的集成電路的布局的圖。

圖4是示出根據示例性實施例的集成電路的布局的圖。