[發明專利]用于放大器的跨導增強共源共柵補償

在審

• 申請號: 202010328495.6
• 申請日: 2020-04-23
• 公開（公告）號: CN111865230A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: N·古普塔;P·古普塔
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H03F1/32
• 分類號: H03F1/32
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

本公開的實施例涉及用于放大器的跨導增強共源共柵補償。差分晶體管對接收輸入電壓。電流鏡晶體管和共源共柵晶體管被耦合至差分晶體管對。差分晶體管對被耦合在共源共柵晶體管與從尾部節點汲取第一偏置電流的尾部晶體管之間，第一偏置電流的幅度等于總偏置電流與小于一的常數的乘積。第一電流源晶體管從差分對和共源共柵晶體管之間的節點汲取第二偏置電流，使得第二偏置電流旁路差分晶體管對中的一個晶體管。第二偏置電流的幅度等于總偏置電流與等于一減去常數的值的乘積。輸出級被共源共柵晶體管和電流鏡晶體管之間的節點處的輸出偏置。

相關申請

本申請要求于2019年4月24日提交的美國臨時專利申請號62/838,011的優先權，其內容全部通過引用并入本文。

技術領域

本公開涉及運算放大器領域，特別地，涉及具有跨導增強(boosted)共源共柵(cascode)補償的運算放大器設計。

背景技術

在運算放大器的設計(諸如用作誤差放大器)中，共源共柵(堆疊)晶體管用于增加增益并提供加強的高頻電源抑制比。然而，這可能導致放大器的頻率響應出現峰值，這會導致較高頻率下的不穩定。因此，已知增加共源共柵的跨導來獲得較高頻率的穩定性。

在圖1A中示出放大器20的這種設計。放大器20由差分輸入級21和輸出(或增益)級22組成。差分輸入級21包括一對差分輸入晶體管Tdi1和Tdi2，它們的控制端子分別接收參考電壓Vref以及指示由輸出級22產生的輸出電流Iout的反饋電壓Vfb。共源共柵晶體管Tc1和Tc2堆疊在一對差分輸入晶體管Tdi1和Tdi2與負載晶體管Tm1和Tm2之間。注意，晶體管Tdi1和Tdi2彼此具有相同的尺寸，晶體管Tc1和Tc2彼此具有相同的尺寸，并且晶體管Tm1和Tm2彼此具有相同的尺寸。

由偏置電壓Vb控制的尾部電流源晶體管Tt為差分輸入級21提供偏置電流I；因此，注意，當Vref等于Vfb時，通過Tdi1和Tdi2的電流將為I/2。輸出級22根據負載晶體管Tm2的漏極電壓為負載產生輸出電流Iout。

在圖1B中示出放大器20相對于增益的頻率響應。可以觀察到增益峰值。隨著輸出電流Iout的增加，增益峰值將惡化，可能導致高頻不穩定。為了降低增益峰值，已知通過增加偏置電流I來增加共源共柵晶體管Tc1和Tc2的跨導。然而，這具有增加一對差分輸入晶體管Tdi1和Tdi2的跨導并由此增加單位增益帶寬的效果，實際上會降低穩定性。因此，該設計在一些情況下無效，因為獨立于一對差分輸入晶體管Tdi1和Tdi2來增加共源共柵晶體管Tc1和Tc2的跨導將是優選的。

在圖1C中示出了獨立于一對差分輸入晶體管Tdi1和Tdi2來實現共源共柵晶體管Tc1和Tc2的跨導增加的放大器設計20’(注意，該設計的全部細節可以在出版物B.K.Ahuja的“An improved frequency compensation technique for CMOS operationalamplifiers”(IEEE Journal of Solid State Circuits，第18卷，第6期，第629-633頁，1983年12月)中找到，其通過引用并入于此)。這里，在差分輸入級21和輸出級22之間插入公共柵極級23。公共柵極級23由堆疊在晶體管Tcg1和晶體管Tcgt之間的共源共柵晶體管Tcg2組成。晶體管Tcg1和Tcg2分別由偏置電壓Vbcg1和Vbcg2偏置，而晶體管Tcgt由與尾部晶體管Tt相同的偏置電壓Vb偏置。注意，因此，電流Icg通過共源共柵晶體管Tcg2。由于在公共柵極級23中增加了電流Icg，這以附加功耗的代價增加了放大器20的跨導。

這種額外的功耗在一些應用中是不期望的。因此，需要進一步發展。

發明內容