[發(fā)明專利]設(shè)備到設(shè)備(D2D)傳輸行為

在審

• 申請(qǐng)?zhí)枺?/td>: 202010321008.3
• 申請(qǐng)日: 2015-10-05
• 公開（公告）號(hào): CN111542024A
• 公開（公告）日: 2020-08-14
• 發(fā)明（設(shè)計(jì)）人: S·潘特列夫;A·霍里亞夫;D·查特吉;S·索斯寧
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H04W4/70
• 分類號(hào): H04W4/70;H04W8/00;H04W76/14
• 代理公司: 北京尚誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司 11322
• 代理人: 龍淳;岳磊

1.一種用戶設(shè)備(UE)，包括：

設(shè)備到設(shè)備(D2D)電路，用于：

識(shí)別由UE進(jìn)行的第一側(cè)向鏈路傳輸將在與由UE進(jìn)行的第二側(cè)向鏈路傳輸相同的子幀中傳輸；以及

基于第一側(cè)向鏈路傳輸?shù)念愋秃偷诙?cè)向鏈路傳輸?shù)念愋蛠碜R(shí)別UE將繼續(xù)傳輸?shù)谝粋?cè)向鏈路傳輸以及UE將丟棄第二側(cè)向鏈路傳輸；和

與所述D2D電路耦合的接口控制電路，所述接口控制電路基于識(shí)別出UE將丟棄第二側(cè)向鏈路傳輸而在資源上傳輸?shù)谝粋?cè)向鏈路傳輸。

2.根據(jù)權(quán)利要求1所述的UE，其中，所述D2D電路用于：

基于識(shí)別出所述第一側(cè)向鏈路傳輸將在時(shí)域中與所述第二側(cè)向鏈路傳輸發(fā)生沖突，識(shí)別由UE進(jìn)行的第一側(cè)向鏈路傳輸將在與第二側(cè)向鏈路傳輸相同的子幀中傳輸。

3.根據(jù)權(quán)利要求1所述的UE，其中，所述第一側(cè)向鏈路傳輸是2B型D2D發(fā)現(xiàn)傳輸，并且所述第二側(cè)向鏈路傳輸是1型D2D發(fā)現(xiàn)傳輸。

4.根據(jù)權(quán)利要求3所述的UE，其中，所述D2D電路還用于：

在從演進(jìn)節(jié)點(diǎn)B(eNB)接收的消息中識(shí)別用于2B型D2D發(fā)現(xiàn)傳輸?shù)馁Y源的分配。

5.根據(jù)權(quán)利要求3所述的UE，其中，所述D2D電路還用于：

識(shí)別所述2B型D2D發(fā)現(xiàn)傳輸?shù)膬?yōu)先級(jí)高于所述1型D2D發(fā)現(xiàn)傳輸?shù)膬?yōu)先級(jí)。

6.根據(jù)權(quán)利要求3所述的UE，其中，所述D2D電路還用于：

選擇用于傳輸所述1型D2D發(fā)現(xiàn)傳輸?shù)囊粋€(gè)或多個(gè)物理資源。

7.根據(jù)權(quán)利要求3所述的UE，其中，所述第一側(cè)向鏈路傳輸和所述第二側(cè)向鏈路傳輸是D2D傳輸。

8.根據(jù)權(quán)利要求1所述的UE，還包括：與所述接口控制電路耦合的非易失性存儲(chǔ)器(NVM)。

9.一種處理器，包括：

設(shè)備到設(shè)備(D2D)電路，用于：

識(shí)別在發(fā)現(xiàn)資源周期的資源上由用戶設(shè)備(UE)進(jìn)行的第一側(cè)向鏈路傳輸將在時(shí)域上與由UE進(jìn)行的第二側(cè)向鏈路傳輸沖突；

基于第一側(cè)向鏈路傳輸?shù)念愋秃偷诙?cè)向鏈路傳輸?shù)念愋?，識(shí)別UE將繼續(xù)傳輸?shù)谝粋?cè)向鏈路傳輸以及UE將丟棄第二側(cè)向鏈路傳輸；以及

基于識(shí)別出UE將丟棄第二側(cè)向鏈路傳輸，在所述資源上傳輸?shù)谝粋?cè)向鏈路傳輸；和

與所述D2D電路耦合的基帶處理器，所述基帶處理器用于執(zhí)行信號(hào)調(diào)制和編碼。

10.根據(jù)權(quán)利要求9所述的處理器，其中，所述發(fā)現(xiàn)資源周期是子幀。

11.根據(jù)權(quán)利要求9所述的處理器，其中，所述第一側(cè)向鏈路傳輸是2B型D2D發(fā)現(xiàn)傳輸，并且所述第二側(cè)向鏈路傳輸是1型D2D發(fā)現(xiàn)傳輸。

12.根據(jù)權(quán)利要求11所述的處理器，其中，所述D2D電路還用于：

在從演進(jìn)節(jié)點(diǎn)B(eNB)接收的消息中識(shí)別用于2B型D2D發(fā)現(xiàn)傳輸?shù)馁Y源的分配。

13.根據(jù)權(quán)利要求11所述的處理器，其中，所述處理器還用于：

識(shí)別所述2B型D2D發(fā)現(xiàn)傳輸?shù)膬?yōu)先級(jí)高于所述1型D2D發(fā)現(xiàn)傳輸?shù)膬?yōu)先級(jí)。

14.根據(jù)權(quán)利要求11所述的處理器，其中，所述處理器還用于：

選擇用于傳輸所述1型D2D發(fā)現(xiàn)傳輸?shù)囊粋€(gè)或多個(gè)物理資源。

15.根據(jù)權(quán)利要求11所述的處理器，其中，所述第一側(cè)向鏈路傳輸和所述第二側(cè)向鏈路傳輸是D2D傳輸。