[發明專利]一種用于軟件化雷達中間件的構建方法

有效

• 申請號: 202010320291.8
• 申請日: 2020-04-22
• 公開（公告）號: CN111580790B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 王章靜;吳兆亮;黃振;楊倫龍;左家興;余壯
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F8/20
• 分類號: G06F8/20
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 鄒裕蓉

本發明提供一種用于軟件化雷達中間件的構建方法，設置并行計算中間件包括步驟：基礎函數中間件構建步驟、雷達專用功能中間件構建步驟、運行時函數中間件構建步驟和實時服務質量QOS中間件構建步驟；其中，基礎函數中間件的構建方法利用VSIPL程序構建一套比較完備的基礎數學函數庫；該函數庫向上層提供統一的接口API，具備高性能的同時還具有良好的可移植性和可擴展性。使用該方法開發雷達基礎函數庫，提高了雷達應用組件開發人員的開發效率；利用VSIPL提供的與平臺無關的標準接口API，能夠保證算法函數在不同平臺上的接口是固定的，實現一次編寫，多平臺運行。

技術領域

本發明涉及軟件化雷達信號處理技術，特別涉及中間件的多態性構建技術。

背景技術

“軟件化雷達”(Software?Defined?Radar，SDR)是具有通用化和數字化特點的新型雷達系統，具有開放式體系架構，可以適應“面向實際需求，以軟件技術為核心”的開發理念實現系統的擴展、更新和升級，將更加注重系統的標準化、模塊化和軟件可定義，系統各組成部分的通用性將更加提高。軟件化雷達采用開放、通用、標準的架構，支持雷達功能軟件定義，極大地提升雷達裝備的作戰性能、研發質量和研發效率，是未來雷達的重要發展方向。雷達系統具有數據流量大、計算密集、實時性要求高等特點。傳統雷達系統的計算單元，為了滿足上述要求，采用軟件與特定硬件綁定，緊耦合定制開發的模式，而軟件化雷達采用開放式體系架構，要求軟件硬件解耦合。

近年來，并行化、異構化成為高性能計算的一個重要發展趨勢，多核處理器、異構處理器以及加速卡等計算器件在雷達系統中廣泛應用。隨著有源數字相控陣雷達、合成孔徑雷達、分布式陣列雷達的快速發展，對雷達系統的計算能力要求空前提升。同時，軟件化、智能化、多功能一體化發展趨勢要求雷達計算平臺具有可擴展可重構能力。雷達信號處理板卡已普遍采用由多種處理器，比如CPU通用處理器、數字信號處理器DSP、現場可編程門陣列FPGA、圖像處理器GPU以及片上系統SOC等組成的并行異構計算的硬件架構設計，這種硬件架構設計增加了雷達應用軟件與硬件解耦合的難度。

VSIPL(Vector?Signal?Image?Processing?Library)是一個支持開源、C語言規范，為向量與信號處理開發的算法庫，VSIPL聯盟負責開發這個標準庫，該組織定義了一個具有統一工業標準的應用程序接口，能夠支持實時嵌入式信號處理系統中用于向量、信號、圖像處理的應用程序，并且具有可移植性和高性能的優勢，可移植的同時保持軟件的高性能，同樣的軟件可擴展應用到其他硬件平臺上，系統升級時不用重新寫軟件，減少開發花銷，延長軟件生命周期。

專利(公開號為CN107153547A)提出了一種軟件化雷達庫模式信號中間件，該方法包括：步驟1，對信號處理中間件按照庫的模式劃分為基礎組件層和功能組件層，獲得庫模式信號處理中間件的處理框架；步驟2，在處理框架內，根據雷達特點，設計出基礎組件層內運算組件；步驟3，在處理框架內，根據雷達特點，結合運算組件設計出功能組件層內運算組件；步驟4，對處理組件進行功能驗證，當驗證結果符合標準時，進行步驟5；步驟5，利用雷達對庫模式信號處理中間件進行實驗驗證，獲得雷達的功能和性能測試結果。沒有采用開放式的系統架構工程技術，所構建的雷達信號庫模式中間件不能基于該方案靈活擴展，受限于平臺，運算組件采用的是NVIDIA提供的信號處理函數庫，只適用于NVIDIA公司生產的GPU上，而且運算組件提供的函數接口不具有統一標準性。

專利(公開號為CN109101348A)提出一種雷達雷達信號處理集群平臺及軟件便于擴展的實現方法，平臺包括VPX機箱、交換模塊、計算模塊、交換后插模塊和數據接口模塊，其中間件層軟件位于系統層和應用層之間，為應用層提供通用服務，具有通用的協議棧和標準的程序接口，實現對系統層的解耦，中間件層包括通信中間件、算法中間件、線程調度中間件。該方案在算法中間件只是簡單的說明算法中間件用于提供矩陣運算、FFT、向量運算、IFFT、三角函數等基礎函數的函數接口，但是接口標準沒有提及，在眾多的雷達系統平臺上難以實現通用化。

發明內容