[發(fā)明專利]基于數(shù)據(jù)采集系統(tǒng)的ARM主控板

在審

• 申請?zhí)枺?/td>: 202010318231.2
• 申請日: 2020-04-21
• 公開（公告）號: CN111694781A
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計(jì)）人: 邢優(yōu)勝
• 申請（專利權(quán)）人: 恒信大友（北京）科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/28;G06F15/78
• 代理公司: 北京東方匯眾知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11296
• 代理人: 王慶彬

1.一種基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，包括硬件層、系統(tǒng)層、應(yīng)用層；其特征在于，所述硬件層包括ARM最小系統(tǒng)、以及外設(shè)接口；所述系統(tǒng)層包括嵌入式Linux系統(tǒng)與PCIE數(shù)據(jù)采集卡驅(qū)動程序；所述ARM最小系統(tǒng)設(shè)有PCIE接口與DDR控制器，通過PCIE總線訪問高速緩存模塊的數(shù)據(jù)，在所述DDR控制器的控制下，將高速緩存模塊的數(shù)據(jù)傳輸至Linux系統(tǒng)內(nèi)核，通過所述PCIE數(shù)據(jù)采集卡驅(qū)動程序的文件操作接口將數(shù)據(jù)由Linux系統(tǒng)內(nèi)核輸出。

2.根據(jù)權(quán)利要求1所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，所述外設(shè)接口包括以太網(wǎng)模塊、播放單元內(nèi)部接口模塊、預(yù)留模塊、調(diào)試用接口模塊。

3.根據(jù)權(quán)利要求2所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，所述ARM最小系統(tǒng)采用i.MX6四核ARM處理器，還集成有MII接口、USB-OTG接口、uSDHC2存儲接口、UART0接口、HDMI接口、USB host、GPIO(PWM)接口、I2C接口、LVDS接口、I2S音頻接口、ECSPI接口、uSDHC1存儲接口。

4.根據(jù)權(quán)利要求3所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于：

所述播放單元內(nèi)部接口模塊包括高壓背光屏幕指示燈，光感、溫感、按鍵ADC，LCD屏幕，音頻編碼器；所述高壓背光屏幕指示燈接所述GPIO(PWM)接口，輸出GPIO(PWM)三電平脈沖控制高壓背光屏幕指示燈亮滅；所述光感、溫感、按鍵ADC接所述I2C接口，采集光感、溫感、按鍵ADC的信息；所述LCD屏幕連接所述LVDS接口，所述音頻編碼器連接所述I2S音頻接口；

所述預(yù)留模塊包括預(yù)留HDMI接口、預(yù)留USB接口，所述預(yù)留HDMI接口連接所述HDMI接口，所述預(yù)留USB接口連接所述USB host接口；

所述調(diào)試用接口模塊包括UART轉(zhuǎn)USB接口、TFcard接口、Micro USB接口；所述UART轉(zhuǎn)USB接口接所述UART0接口，用于UART轉(zhuǎn)USB調(diào)試；所述TFcard接口接所述uSDHC2存儲接口，所述Micro USB接口接所述USB-OTG接口；

所述以太網(wǎng)模塊與所述MII接口連接。

5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，進(jìn)一步包括電源模塊，所述電源模塊包括DC/DC電源模塊與LDO低壓差線性穩(wěn)壓器，所述DC/DC電源模塊將直流電壓轉(zhuǎn)換為5V直流電壓，為ARM處理器供電；所述ARM處理器集成有多路LDO低壓差線性穩(wěn)壓器，將5V直流電壓降壓，轉(zhuǎn)換為ARM處理器各芯片所需工作電壓。

6.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，采用兩片DDR2與所述ARM處理器的DDR控制器呈T型拓?fù)浣Y(jié)構(gòu)連接。

7.根據(jù)權(quán)利要求6所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，DDR布線長度小于4.5cm，表層微帶線固定長度為4mm，內(nèi)層帶狀線長度可變。

8.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，將PCIE差動驅(qū)動器端設(shè)置電容與鏈路另一端的PCIE差動接收器DC隔離。

9.根據(jù)權(quán)利要求8所述的基于數(shù)據(jù)采集系統(tǒng)的ARM主控板，其特征在于，PCIE的事務(wù)層采用DMA直接內(nèi)存訪問方式，自頂而下分層設(shè)計(jì)，包括：PCIE核接口模塊、發(fā)送引擎模塊、接收引擎模塊、DMA控制模塊、緩存模塊、用戶邏輯模塊、用戶接口模塊；

所述PCIE核接口模塊用于對接PCIE核接口信號并對PCIE核進(jìn)行初始化配置；

所述發(fā)送引擎模塊與所述PCIE核接口模塊連接，用于根據(jù)PCIE協(xié)議將待發(fā)送的數(shù)據(jù)與寄存器信息封裝為TLP事務(wù)包并傳輸至PCIE核接口模塊；

所述接收引擎模塊與所述PCIE核接口模塊連接，用于將所述PCIE核接口模塊接收的TLP事務(wù)包解封裝，并根據(jù)TLPs頭標(biāo)的信息將數(shù)據(jù)分流，傳輸至所述緩存模塊進(jìn)行輸入數(shù)據(jù)存儲；

所述DMA控制模塊與所述緩存模塊連接，用于讀取內(nèi)存讀請求的DMA控制信息、存儲內(nèi)存寫請求的DMA控制信息、以及存儲中斷信息；

所述用戶邏輯模塊與所述DMA控制模塊、緩存模塊連接，用于配置和讀取所述DMA控制模塊DMA控制信息的輸入輸出；

所述用戶接口模塊與所述用戶邏輯模塊連接，用于為用戶提供數(shù)據(jù)接口通道和控制信號。