[發明專利]一種改善外層阻抗超公差管控的方法及多層線路板

在審

• 申請號: 202010317903.8
• 申請日: 2020-04-21
• 公開（公告）號: CN111465222A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 李香華;涂圣考;甘漢茹;孫利剛
• 申請（專利權）人: 大連崇達電子有限公司;深圳崇達多層線路板有限公司
• 主分類號: H05K3/46
• 分類號: H05K3/46;H05K3/38
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 巫苑明

1.一種改善外層阻抗超公差管控的方法，其特征在于，包括以下步驟：

S1、按拼板尺寸開出PP和至少兩個芯板，且所述芯板的外層銅箔厚度為0.5oz；

S2、通過負片工藝在芯板上制作出內層線路；

S3、將上述制作好內層線路的芯板通過PP依次交替層疊后進行壓合，形成生產板；

S4、生產板依次經過鉆孔、沉銅和全板電鍍后，將生產板的板面銅層加厚至26μm；

S5、生產板依次經過制作外層線路、制作阻焊層、表面處理和成型工序后，制得多層線路板。

2.根據權利要求1所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S2中，其中兩個芯板只在一面制作有內層線路，另一面的整面銅箔未被蝕刻。

3.根據權利要求2所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S3中，芯板疊合時將兩個只制作了一面內層線路的芯板分別置于上下最外側處，且該置于上下最外側的兩芯板中未被蝕刻的銅箔面位于外側形成為生產板的外層板面。

4.根據權利要求1所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S4中，全板電鍍時采用VCP垂直連續電鍍線進行電鍍生產，且VCP垂直連續電鍍線的深鍍能力為90％。

5.根據權利要求4所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S4中，全板電鍍時以1.94ASD的電流密度全板電鍍20min，從而在生產板的板面加鍍形成一層8μm厚的鍍銅層。

6.根據權利要求4所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S4中，經過全板電鍍后使孔銅的厚度加鍍至7.2μm。

7.根據權利要求1所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S5中，制作外層線路時采用正片工藝制作。

8.根據權利要求7所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S5中，制作外層線路時的圖形電鍍中鍍銅是以1.96ASD的電流密度全板電鍍75min，使圖形電鍍中加鍍的表銅厚度為30μm，孔銅為24μm。

9.根據權利要求1所述的改善外層阻抗超公差管控的方法，其特征在于，步驟S3中，生產板由五個芯板通過PP交替層疊后壓合而成。

10.一種多層線路板，其特征在于，由權利要求1-9任一項所述的改善外層阻抗超公差管控的方法制作而成。