[發明專利]一種高效植入式全波整流電路

在審

• 申請號: 202010316082.6
• 申請日: 2020-04-21
• 公開（公告）號: CN111431421A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 張金勇;梅逢城;肖志勇;相韶華
• 申請（專利權）人: 深圳技術大學
• 主分類號: H02M7/217
• 分類號: H02M7/217
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 林儉良;馮小梅

1.一種高效植入式全波整流電路，其特征在于，包括：第一組功率管、第二組功率管、比較電路、第一偏置電路、第二偏置電路、第三偏置電路和第四偏置電路；

所述第一組功率管的第一端、第二端和第三端與所述第一偏置電路連接，所述第一組功率管的第四端、第五端和第六端與所述第二偏置電路連接，所述第一組功率管的控制端與所述比較電路的輸出端連接；

所述比較電路的第一輸入端與全波整流電路的正輸入端連接，所述比較電路的第二輸入端與全波整流電路的負輸入端連接；

所述第二組功率管的第一端、第二端和第三端與所述第三偏置電路連接，所述第二組功率管的第四端、第五端和第六端與所述第四偏置電路連接，所述第二組功率管的第一端還與所述全波整流電路的正輸入端連接，所述第二組功率管的第四端還與所述全波整流電路的負輸入端連接。

2.根據權利要求1所述的高效植入式全波整流電路，其特征在于，所述第一組功率管包括：第一P型功率管和第二P型功率管；

所述第一P型功率管的源極為所述第一組功率管的第一端，所述第一P型功率管的襯底為所述第一組功率管的第二端，所述第一P型功率管的漏極為所述第一組功率管的第三端；

所述第二P型功率管的源極為所述第一組功率管的第四端，所述第二P型功率管的襯底為所述第一組功率管的第五端，所述第二P型功率管的漏極為所述第一組功率管的第六端；

所述第一P型功率管的柵極和所述第二P型功率管的柵極形成所述第一組功率管的控制端。

3.根據權利要求2所述的高效植入式全波整流電路，其特征在于，所述第一偏置電路包括：第一端、第二端和第三端；

所述第一偏置電路的第一端與所述第一P型功率管的源極連接，所述第一偏置電路的第二端與所述第一P型功率管的襯底連接，所述第一偏置電路的第三端與所述第一P型功率管的漏極連接；

所述第一偏置電路包括：第一PMOS管和第二PMOS管；

所述第一PMOS管和所述第二PMOS管串聯連接；

所述第一PMOS管的漏極與所述第二PMOS管的源極連接，所述第一PMOS管的襯底與所述第二PMOS管的襯底連接并和所述第一PMOS管漏極和所述第二PMOS管的源極連接端連接，且所述第一PMOS管的襯底和所述第二PMOS管的襯底的連接端為所述第一偏置電路的第二端；

所述第一PMOS管的源極與所述第二PMOS管的柵極連接并作為所述第一偏置電路的第一端，所述第一PMOS管的柵極與所述第二PMOS管的漏極連接并作為所述第一偏置電路的第三端。

4.根據權利要求2所述的高效植入式全波整流電路，其特征在于，所述第二偏置電路包括：第一端、第二端和第三端；

所述第二偏置電路的第一端與所述第二P型功率管的源極連接，所述第二偏置電路的第二端與所述第二P型功率管的襯底連接，所述第二偏置電路的第三端與所述第二P型功率管的漏極連接；

所述第二偏置電路包括：第三PMOS管和第四PMOS管；

所述第三PMOS管和所述第四PMOS管串聯連接；

所述第三PMOS管的漏極與所述第四PMOS管的源極連接，所述第三PMOS管的襯底與所述第四PMOS管的襯底連接并和所述第三PMOS管漏極和所述第四PMOS管的源極的連接端連接，且所述第三PMOS管的襯底和所述第四PMOS管的襯底的連接端為所述第二偏置電路的第二端；

所述第三PMOS管的源極與所述第四PMOS管的柵極連接并作為所述第一偏置電路的第一端，所述第三PMOS管的柵極與所述第四PMOS管的漏極連接并作為所述第一偏置電路的第二端。

5.根據權利要求1所述的高效植入式全波整流電路，其特征在于，所述第二組功率管包括：第一N型功率管和第二N型功率管；

所述第一N型功率管的柵極與所述第二N型功率管的柵極交叉耦合連接；所述第一N型功率管的柵極與所述第二N型功率管的柵極交叉耦合連接為：

所述第一N型功率管的柵極與所述第二N型功率管的漏極連接，所述第二N型功率管的柵極與所述第一N型功率管的漏極連接。