[發明專利]高壓半橋柵驅動電路

有效

• 申請號: 202010315906.8
• 申請日: 2020-04-21
• 公開（公告）號: CN111490667B
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 陳珍海;王民安;寧仁霞;何寧業;許媛;項建輝;鄭科峰;汪禮;鮑婕;呂海江;鄭春鳴;王志亮
• 申請（專利權）人: 黃山學院;黃山芯微電子股份有限公司
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/38
• 代理公司: 蕪湖眾匯知識產權代理事務所(普通合伙) 34128
• 代理人: 曹宏筠

1.一種高壓半橋柵驅動電路，其特征是包括：輸入接收電路、死區時間產生電路、低壓產生電路、低側延時電路、低側高效率輸出驅動電路L、低延時高壓電平移位電路和高側高效率輸出驅動電路H；

其中，低壓數字輸入信號HI和LI首先進入輸入接收電路，進行信號電平判別和邏輯電平高壓轉換，得到中壓信號H和L；死區時間產生電路根據中壓信號H得到高側差分輸入數據HIP和HIN，根據中壓信號L得到低側差分輸入數據LIP和LIN；高側差分輸入數據HIP和HIN進入低延時高壓電平移位電路，得到低電位浮動的高側驅動數據，然后進入高側高效率輸出驅動電路H，經驅動放大得到具有較大驅動能力的高側輸出信號HO；低側差分輸入數據LIP和LIN進入低側延時電路得到低側驅動數據，并輸出給低側高效率輸出驅動電路L，經驅動放大得到具有較大驅動能力的低側輸出信號LO；

所述低側高效率輸出驅動電路L和高側高效率輸出驅動電路H為電路結構完全相同的高效率輸出驅動電路；所述低延時高壓電平移位電路，需要同時使用低壓地VSS和浮動地SW兩組地電位，所述高側高效率輸出驅動電路H只需要使用浮動地SW，輸入接收電路、死區時間產生電路、低壓產生電路、低側延時電路和低側高效率輸出驅動電路L共同使用低壓地VSS；所述高效率輸出驅動電路的驅動能力受上電信號Start-up、觸發控制時鐘信號Clk-ctrl和n個基準電壓Vr1~Vrn控制；所述輸入接收電路需要同時使用低壓電源電壓VCL和中壓電源電壓VCC；所述低壓產生電路根據中壓電源電壓VCC產生低壓電源電壓VCL和n個基準電壓Vr1~Vrn；

所述低延時高壓電平移位電路包括：第一高壓LDMOS晶體管MD1、第二高壓LDMOS晶體管MD2、第一保護二極管D1、第二保護二極管D2、第三電阻R3、第四電阻R4、第一電阻R1、第二電阻R2、第一耦合MOS管M1、第二耦合MOS管M2、第一速度增強晶體管Me1、第二速度增強晶體管Me2、誤差遲滯過濾電路和信號翻轉檢測電路；

其中，第一高壓LDMOS晶體管MD1和第二高壓LDMOS晶體管MD2的源端接低壓地VSS；第一高壓LDMOS晶體管MD1的漏端同時連接到第一耦合MOS管M1的源端、第一保護二極管D1的陽極、第三電阻R3的下端和第二耦合MOS管M2的柵端；第二高壓LDMOS晶體管MD2的漏端同時連接到第二耦合MOS管M2的源端、第二保護二極管D2的陽極、第四電阻R4的下端和第一耦合MOS管M1的柵端；第一耦合MOS管M1的漏端連接到第一電阻R1的上端，還連接到誤差遲滯過濾電路的數據輸入P端LSP和第二速度增強晶體管Me2的漏端；第二耦合MOS管M2的漏端連接到第二電阻R2的上端，還連接到誤差遲滯過濾電路的數據輸入N端LSN和第一速度增強晶體管Me1的漏端；第一電阻R1和第二電阻R2的下端接浮動地SW；誤差遲滯過濾電路的輸出為驅動數據Din，Din同時還作為信號翻轉檢測電路的輸入信號；信號翻轉檢測電路的2個輸出端分別連接第一速度增強晶體管Me1和第二速度增強晶體管Me2的柵端；第一保護二極管D1的陰極、第二保護二極管D2的陰極、第三電阻R3的上端、第四電阻R4的上端、第一速度增強晶體管Me1的源端和第二速度增強晶體管Me2的源端同時連接到高壓電源電壓；

其中，n為任意正整數。

2.根據權利要求1所述的高壓半橋柵驅動電路，其特征是所述誤差遲滯過濾電路包括：P端耦合反相器、P端去毛刺電路、P端或門、P端數據選擇器、N端耦合反相器、N端去毛刺電路、N端或門和N端數據選擇器電路；所述P端去毛刺電路和N端去毛刺電路的結構相同，其內部包含3個2輸入與非門和一個2輸入或門。

3.根據權利要求1所述的高壓半橋柵驅動電路，其特征是所述信號翻轉檢測電路由比較器電路實現。