[發(fā)明專利]一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010312136.1
• 申請(qǐng)日: 2020-04-20
• 公開（公告）號(hào): CN111626011B
• 公開（公告）日: 2023-07-07
• 發(fā)明（設(shè)計(jì)）人: 朱敏;吳漢明
• 申請(qǐng)（專利權(quán)）人: 芯創(chuàng)智（上海）微電子有限公司
• 主分類號(hào): G06F30/343
• 分類號(hào): G06F30/343
• 代理公司: 北京天悅專利代理事務(wù)所(普通合伙) 11311
• 代理人: 田明;楊方

本發(fā)明公開了一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法及系統(tǒng)，方法包括：S100、將待檢查項(xiàng)存入關(guān)鍵字庫中，同時(shí)在整個(gè)FPGA綜合的實(shí)現(xiàn)過程中設(shè)置多個(gè)斷點(diǎn)；S200、基于關(guān)鍵字庫中的待檢查項(xiàng)，對(duì)FPGA綜合的日志文件進(jìn)行自動(dòng)搜索，得到自動(dòng)結(jié)果；S300、檢查自動(dòng)結(jié)果，若確定自動(dòng)結(jié)果出現(xiàn)錯(cuò)誤，則根據(jù)需要修改的內(nèi)容確定開始重啟FPGA綜合的斷點(diǎn)；S400、從確定的斷點(diǎn)處重啟FPGA綜合，進(jìn)行快速迭代。本發(fā)明基于可擴(kuò)展的關(guān)鍵字庫的自動(dòng)結(jié)果檢查，能夠快速判斷FPGA綜合結(jié)果正確性，提高檢查效率；通過配置斷點(diǎn)重啟可以實(shí)現(xiàn)FPGA綜合快速迭代，避免不必要的重復(fù)運(yùn)行步驟。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA驗(yàn)證技術(shù)領(lǐng)域，具體涉及一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法及系統(tǒng)。

背景技術(shù)

在進(jìn)行RTL級(jí)設(shè)計(jì)FPGA原型驗(yàn)證時(shí)，通常需要使用綜合工具和布局布線工具，將RTL級(jí)設(shè)計(jì)邏輯經(jīng)過綜合實(shí)現(xiàn)，映射到FPGA可編程器件中進(jìn)行仿真驗(yàn)證。FPGA上臺(tái)調(diào)試之前需要對(duì)FPGA綜合結(jié)果進(jìn)行快速檢查，排除一些基本代碼編寫風(fēng)格、綜合約束和時(shí)序違例等錯(cuò)誤。通常需要進(jìn)行多次代碼和約束文件修改，多次綜合迭代才能得到最終正確結(jié)果。

通常是采用人工檢查綜合日志文件的方法來排除上述錯(cuò)誤，但是人工檢查存在容易遺漏，不能自動(dòng)快速判斷結(jié)果，效率低下等問題。而且一旦發(fā)現(xiàn)錯(cuò)誤需要修改代碼或是約束文件，每次需要重新從頭開始進(jìn)行FPGA綜合，造成部分綜合步驟重復(fù)運(yùn)行，多次FPGA綜合迭代的周期較長(zhǎng)。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法及系統(tǒng)，提高檢查效率，避免不必要的重復(fù)運(yùn)行步驟。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下：

一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法，包括：

(1)將待檢查項(xiàng)存入關(guān)鍵字庫中，同時(shí)在整個(gè)FPGA綜合的實(shí)現(xiàn)過程中設(shè)置多個(gè)斷點(diǎn)；

(2)基于所述關(guān)鍵字庫中的待檢查項(xiàng)，對(duì)FPGA綜合的日志文件進(jìn)行自動(dòng)搜索，得到自動(dòng)結(jié)果；

(3)檢查所述自動(dòng)結(jié)果，若確定所述自動(dòng)結(jié)果出現(xiàn)錯(cuò)誤，則根據(jù)需要修改的內(nèi)容確定開始重啟FPGA綜合的斷點(diǎn)；

(4)從確定的斷點(diǎn)處重啟FPGA綜合，進(jìn)行快速迭代。

進(jìn)一步，如上所述的一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法，所述關(guān)鍵字庫中的待檢查項(xiàng)包括：是否存在未連接的輸入信號(hào)、是否有組合邏輯環(huán)、代碼中是否有門閂描述、設(shè)計(jì)邏輯中是否有門控時(shí)鐘沒有正確轉(zhuǎn)換、設(shè)計(jì)邏輯中時(shí)鐘系統(tǒng)是否正確約束、是否有黑盒子模塊、是否有時(shí)序違例、綜合選項(xiàng)是否正確配置等關(guān)鍵信息。

進(jìn)一步，如上所述的一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法，所述多個(gè)斷點(diǎn)包括：編譯、預(yù)分片、分片、系統(tǒng)繞線、系統(tǒng)生成、FPGA綜合和布局布線。

進(jìn)一步，如上所述的一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法，所述需要修改的內(nèi)容包括代碼、約束文件或配置參數(shù)。

進(jìn)一步，如上所述的一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代方法，步驟(2)中，通過分步式腳本對(duì)FPGA綜合的日志文件進(jìn)行自動(dòng)搜索。

一種基于可配置斷點(diǎn)重啟的FPGA綜合快速迭代系統(tǒng)，包括：

存儲(chǔ)設(shè)置模塊，用于將待檢查項(xiàng)存入關(guān)鍵字庫中，同時(shí)在整個(gè)FPGA綜合的實(shí)現(xiàn)過程中設(shè)置多個(gè)斷點(diǎn)；

自動(dòng)搜索模塊，用于基于所述關(guān)鍵字庫中的待檢查項(xiàng)，對(duì)FPGA綜合的日志文件進(jìn)行自動(dòng)搜索，得到自動(dòng)結(jié)果；

檢查確定模塊，用于檢查所述自動(dòng)結(jié)果，若確定所述自動(dòng)結(jié)果出現(xiàn)錯(cuò)誤，則根據(jù)需要修改的內(nèi)容確定開始重啟FPGA綜合的斷點(diǎn)；