[發(fā)明專利]一種集成斬波和自動(dòng)調(diào)零的高精度運(yùn)算放大電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202010310236.0
• 申請(qǐng)日: 2020-04-20
• 公開(kāi)（公告）號(hào): CN111464136B
• 公開(kāi)（公告）日: 2023-08-11
• 發(fā)明（設(shè)計(jì)）人: 張超;汪堅(jiān)雄;潘德方;李澤紅;孫沛東
• 申請(qǐng)（專利權(quán)）人: 上海傳泰電子科技有限公司
• 主分類號(hào): H03F1/32
• 分類號(hào): H03F1/32;H03F3/45
• 代理公司: 上海怡恩專利代理事務(wù)所(普通合伙) 31336
• 代理人: 潘青青

1.一種集成斬波和自動(dòng)調(diào)零的高精度運(yùn)算放大電路，其特征在于，包括：

主運(yùn)放電路，所述主運(yùn)放電路的輸入端具有三個(gè)接入端，分別接正輸入、負(fù)輸入和反饋輸入，輸出端接運(yùn)放輸出；

直流失配調(diào)節(jié)反饋電路，所述直流失配調(diào)節(jié)反饋電路的輸入端與正輸入、負(fù)輸入相連，輸出端與主運(yùn)放電路的反饋輸入相連；

所述直流失配調(diào)節(jié)反饋電路包括依次連接的輸入低通濾波單元、第一級(jí)斬波單元、直流失配運(yùn)放單元、第二級(jí)斬波單元和斬波低通濾波單元；其中，所述輸入低通濾波單元用于濾除所述正輸入和所述負(fù)輸入傳輸?shù)母哳l信號(hào)，以產(chǎn)生低頻直流誤差信號(hào)；所述第一級(jí)斬波單元用于對(duì)所述低頻直流誤差信號(hào)進(jìn)行斬波，并在斬波時(shí)鐘控制下，產(chǎn)生正差分輸入信號(hào)和負(fù)差分輸入信號(hào)；所述直流失配運(yùn)放單元用于放大所述正差分輸入信號(hào)和所述負(fù)差分輸入信號(hào)，以產(chǎn)生正直流失配誤差放大信號(hào)和負(fù)直流失配誤差放大信號(hào)；所述第二級(jí)斬波單元在斬波時(shí)鐘控制下，用于校正所述正直流失配誤差放大信號(hào)和所述負(fù)直流失配誤差放大信號(hào)的相位；所述斬波低通濾波單元用于濾除所述正直流失配誤差放大信號(hào)和所述負(fù)直流失配誤差放大信號(hào)在斬波時(shí)鐘范圍的高頻信號(hào)，以輸出低頻直流失配誤差放大信號(hào)，并反饋至所述主運(yùn)放電路；

所述第一級(jí)斬波單元包括第一斬波開(kāi)關(guān)S1和第二斬波開(kāi)關(guān)S2，所述第一斬波開(kāi)關(guān)S1和所述第二斬波開(kāi)關(guān)S2連接所述輸入低通濾波單元；

所述直流失配運(yùn)放單元包括兩個(gè)相同的第一運(yùn)放單元AMP1和第二運(yùn)放單元AMP2；所述第一運(yùn)放單元AMP1的同相輸入端分別與所述第一斬波開(kāi)關(guān)S1和所述第二斬波開(kāi)關(guān)S2的靜觸點(diǎn)連接，反相輸入端與所述第一斬波開(kāi)關(guān)S1的控制極連接；所述第二運(yùn)放單元AMP2的反相輸入端分別與所述第一斬波開(kāi)關(guān)S1和所述第二斬波開(kāi)關(guān)S2的靜觸點(diǎn)連接，同相輸入端與所述第二斬波開(kāi)關(guān)S2的控制極連接；所述第一運(yùn)放單元AMP1和所述第二運(yùn)放單元AMP2的輸出端均連接至所述第二級(jí)斬波單元。

2.如權(quán)利要求1所述的一種集成斬波和自動(dòng)調(diào)零的高精度運(yùn)算放大電路，其特征在于，所述主運(yùn)放電路包括第一級(jí)差分運(yùn)放、第二級(jí)差分運(yùn)放；所述第一級(jí)差分運(yùn)放包括兩個(gè)PMOS對(duì)管PM1、PM2；所述第二級(jí)差分運(yùn)放包括PMOS對(duì)管PM3、PMOS對(duì)管PM4、NMOS對(duì)管NM1和NMOS對(duì)管NM2。

3.如權(quán)利要求2所述的一種集成斬波和自動(dòng)調(diào)零的高精度運(yùn)算放大電路，其特征在于，所述PMOS管PM1、PMOS管PM2的源級(jí)連接，形成第一差分對(duì)；所述PMOS管PM3、PMOS管PM4的柵極相連，形成第一電流鏡；所述NMOS管NM1、NMOS管NM2的柵極相連,形成第二差分對(duì)；所述PMOS管PM1的柵極與負(fù)輸入VN相連，漏極與NMOS管NM1的源極相連,源級(jí)與PMOS管PM2的源級(jí)相連,并共同連接至電源電壓VCC；所述PMOS管PM2的柵極與正輸入VP相連，漏極與NMOS管NM2的源極相連,源級(jí)與PMOS管PM1的源級(jí)相連,并共同連接至電源電壓VCC；

所述PMOS管PM3的柵極、漏極相連，作為第一電流鏡的第一輸出端，與NMOS管NM1的漏極相連，源級(jí)與電源電壓VCC相連；

所述PMOS管PM4的漏極作為第一電流鏡的第二輸出端，源級(jí)與電源電壓VCC相連，漏極與NMOS管NM2的漏極及PMOS管PM5的柵極共點(diǎn)，交點(diǎn)為第二級(jí)差分運(yùn)放的輸出；

所述NMOS管NM1的源極與PMOS管PM1的漏極相連，并共同連接至地端GND,其漏級(jí)與PMOS管PM3的漏極相連，并將PM3及NM1的連接點(diǎn)作為直流失配反饋輸入端，其柵極與NMOS管NM2的柵極相連，并連接零偏置電壓NBIAS，作為共模輸入信號(hào)；所述NMOS管NM2,其源極與PMOS管PM2的漏極相連，并共同連接至地端GND，其漏級(jí)與PMOS管PM4的漏極相連，其柵極與NMOS管NM1的柵極相連，并連接零偏置電壓NBIAS，作為共模輸入信號(hào)；

所述PMOS管PM5的源級(jí)與電源電壓VDD相連,其柵極與PMOS管PM4的漏極相連，其漏極與電阻R1和電容C1串聯(lián)并連接其自身的柵極，構(gòu)成補(bǔ)償電路，對(duì)運(yùn)放的單端輸出信號(hào)進(jìn)行相位補(bǔ)償。