[發明專利]低功耗模擬數字轉換器

在審

• 申請號: 202010307988.1
• 申請日: 2020-04-17
• 公開（公告）號: CN111478704A
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 成凱;戴瀾;陳勇
• 申請（專利權）人: 北方工業大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 逯長明;許偉群

本申請實施例提供了一種低功耗模擬數字轉換器，包括采樣開關模塊，包括第一柵壓自舉開關和第二柵壓自舉開關；電容陣列模塊，包括對稱分布的P端電容陣列和N端電容陣列，P端電容陣列的最高位電容和次高位電容之間的上極板連接有P端隔離開關，N端電容陣列的最高位電容和次高位電容之間的上極板連接有N端隔離開關；比較器模塊，比較器模塊的同向端與P端電容陣列的末端電容連接，比較器模塊的反向端與N端電容陣列的末端電容連接；數字控制邏輯模塊，與比較器模塊的輸出端連接，用于根據比較器模塊的輸出數據翻轉電容陣列模塊的下極板電平。本申請通過設置P端隔離開關和N端隔離開關，降低了后續轉換過程中電容陣列的電容數，降低了功耗。

技術領域

本申請涉及模數轉換器技術領域，尤其涉及一種低功耗模擬數字轉換器。

背景技術

模數轉換器在數字領域和模擬領域搭起了一座橋梁，是計算機和所有終端設備同自然界交互不可或缺的一部分。當下，各類電子產品，都在往輕薄易攜帶的方向發展，隨著集成電路工藝節點的不斷縮小，芯片的面積也在不斷縮小，芯片的集成有利于這一目標的實現，但是電池的容量受到體積的限制，阻礙了電子產品向輕薄易攜帶的方向發展。尤其是現在很受歡迎的可穿戴設備和一些植入式生物醫療器件等，需要隨時檢測人的各項身體特征，對電池續航要求較高，目前只能通過降低電子產品芯片的功耗，如ADC的功耗，以滿足需要。SAR ADC(successive approximation register Analog-to-Digital Converter，逐次逼近式模擬數字轉換器)是一種集成芯片，具有結構簡單，面積較小的優點，并且，SAR ADC的數字邏輯和動態轉換特性可以使得SAR ADC的功耗降到納瓦級別，因此，SAR ADC受到了人們的廣泛關注。然而，人們對ADC的精度要求不斷提高，而增加ADC的精度會增大電容陣列因而增加轉換能量，而電容陣列的電荷重分配過程占據了整體功耗的最大比重，使得SARADC的功耗明顯增加。相關技術中，通過優化電容陣列的轉換算法可以有效的改善SAR ADC的能耗，如tri-level方案和hybrid方案等，其能耗分別為42.42CVref²和15.88CVref²，但是，這仍然不能滿足人們人對SAR ADC的功耗需求。

發明內容

為解決上述技術問題，本申請提供了一種低功耗模擬數字轉換器。

本申請實施例提供的低功耗模擬數字轉換器，包括：

采樣開關模塊，包括第一柵壓自舉開關和第二柵壓自舉開關，所述第一柵壓自舉開關輸入P端模擬信號，所述第二柵壓自舉開關輸入N端模擬信號；

電容陣列模塊，包括對稱分布的P端電容陣列和N端電容陣列，所述P端電容陣列的最高位電容和次高位電容之間的上極板連接有P端隔離開關，所述N端電容陣列的最高位電容和次高位電容之間的上極板連接有N端隔離開關；

比較器模塊，所述比較器模塊的同向端與所述P端電容陣列的末端電容連接，所述比較器模塊的反向端與所述N端電容陣列的末端電容連接；

數字控制邏輯模塊，與所述比較器模塊的輸出端連接，用于根據所述比較器模塊的輸出數據翻轉所述電容陣列模塊的下極板電平。

可選地，所述P端電容陣列包括第一電容陣列和第二電容陣列，所述第一電容陣列的次高位電容和單位電容之間按照二進制權重的電容排布，所述第二電容陣列為C-2C結構的電容陣列，所述第一電容陣列的末端與所述第二電容陣列的首端連接。

可選地，所述第一電容陣列包括單位電容Cup，所述第二電容陣列包括單位電容Cup、兩單位電容2Cup和dummy電容Cdp。