[發明專利]一種外部時鐘校準方法及系統

有效

• 申請號: 202010301387.X
• 申請日: 2020-04-16
• 公開（公告）號: CN111443587B
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 施奕洲;李應浪;黃立偉;江華彬
• 申請（專利權）人: 珠海泰芯半導體有限公司
• 主分類號: G04G5/00
• 分類號: G04G5/00
• 代理公司: 廣東朗乾律師事務所 44291
• 代理人: 閆有幸

本發明公開一種外部時鐘校準方法及系統，其中，標準時鐘模塊產生低頻時鐘信號，待校準時鐘模塊產生高頻時鐘信號；通過捕獲標準時鐘的脈沖邊沿，確定預定的計時時段，并且在預定的計時時段下檢測待校準時鐘的相應脈沖數，處理后計算待校準時鐘的實際頻率；再將所捕獲的實際頻率與標準時鐘頻率(理論頻率)作對比，計算頻率偏差，基于頻率偏差對外部工作時鐘進行校準。本發明可以通過低頻標準時鐘對高頻待校準時鐘進行校準，進一步提高時鐘頻率的精度。

〖技術領域〗

本發明涉及電子電路的測試調試領域，具體涉及一種外部時鐘校準方法及系統。

〖背景技術〗

芯片內工作時鐘的信號來源有兩種：一種是由芯片外的石英晶體振蕩器提供，該種時鐘信號穩定且精確，缺點是外部石英晶體振蕩器體積較大、成本較高；另一種則是由芯片內部的時鐘振蕩器產生，但由于集成電路生產制造工藝的限制，使得芯片中的時鐘頻率與設計標準有一定偏差。隨著芯片集成化要求的提高，芯片的時鐘源大多需要集成到芯片的內部，這就要求在芯片量產測試環節，對時鐘頻率進行校準。

傳統的時鐘校準方法是：改變不同的時鐘頻率校準參數，通過外部測試機臺，測量每個參數下的內部時鐘頻率，直到達到預期的時鐘頻率誤差范圍內為止。此種校準方法，耗費時間較長，測試成本很高。

〖發明內容〗

本發明為了降低頻率誤差，設計一種外部時鐘校準方法及系統，進一步提高時鐘頻率的精度。本發明由以下技術方案實現：

一種外部時鐘校準系統，其特征在于，包括：

標準低頻時鐘發生模塊，用于產生并提供高精度標準低頻時鐘信號；

待校準高頻發生模塊，用于產生并提供待校準的高頻時鐘信號；

定時器模塊，包括計數器單元、邊沿脈沖檢測單元、實際頻率計算單元；邊沿脈沖檢測單元用于捕獲高精度標準低頻時鐘信號的上升沿和下降沿；計數器單元以待校準的高頻時鐘信號為時鐘源，在捕獲的上升沿和下降沿所確定的計時時間段內對時鐘源的脈沖進行計數；實際頻率計算單元根據計時時間段內檢測到的脈沖數，計算出待校準時鐘的實際頻率；

頻率偏差計算模塊，基于高精度標準低頻時鐘信號的頻率，計算待校準時鐘的實際頻率的偏差；

時鐘校準模塊，根據所述偏差對待校準的高頻時鐘信號進行校準。

一種外部時鐘校準方法，其特征在于，包括以下步驟：

(1)提供一高精度標準低頻時鐘信號，提供待校準的高頻時鐘信號；

(2)捕獲高精度標準低頻時鐘信號的上升沿和下降沿；以待校準的高頻時鐘信號為時鐘源，在捕獲的上升沿和下降沿所確定的計時時間段內對時鐘源的脈沖進行計數；

(3)根據計時時間段內檢測到的脈沖數，計算出待校準時鐘的實際頻率；

(4)基于高精度標準低頻時鐘信號的頻率，計算待校準時鐘的實際頻率的偏差；

(5)根據所述偏差對待校準的高頻時鐘信號進行校準。

作為具體的技術方案，步驟(2)中，以一個上升沿和緊接著的下降沿之間的時間段來檢測其中脈沖數。

作為具體的技術方案，步驟(2)中，以兩個相鄰的上升沿和兩個相鄰的下降沿之間的時間段來檢測其中脈沖數。

作為具體的技術方案，步驟(3)中，通過多次捕獲高精度標準低頻時鐘信號的上升沿和下降沿，檢測多組上升沿和下降沿所確定的計時時間段內的脈沖數，再將多組脈沖數平均處理后，獲得待校準時鐘的實際頻率。