[發明專利]一種最大化二維處理器陣列的重構方法

有效

• 申請號: 202010300246.6
• 申請日: 2020-04-16
• 公開（公告）號: CN111506447B
• 公開（公告）日: 2023-03-10
• 發明（設計）人: 錢俊彥;丁浩;趙嶺忠;翟仲毅
• 申請（專利權）人: 廣西師范大學
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

本發明公開一種最大化二維處理器陣列的重構方法，通過定義位置關系、處理器單元鄰接單元集、定義鄰接處理器單元的優先級、初始化起始邏輯列、定義不可用處理器單元、構造后續邏輯列、回溯和構造邏輯陣列來重構二維處理器陣列。本發明通過靈活的路由方式擴展了可用處理器單元的鄰接單元集合，從而在一定程度上提升了處理器中無故障處理器單元的利用率，增大了可重構處理器陣列的規模。此外，本發明還可以在多項式時間內生成一個更大的邏輯陣列。

技術領域

本發明涉及重構陣列技術領域，具體涉及一種最大化二維處理器陣列的重構方法。

背景技術

隨著超大規模集成電路(VLSI)和晶片規模集成電路(WSI)集成技術與集成工藝的不斷發展與成熟，電子系統的集成密度不斷增加，結構與功能的日益復雜，使得電子系統在制造時出現瑕疵的概率和運行時發生故障的概率顯著提高。因此，保障高工藝技術集成電子系統的可靠性是目前急需解決的問題，特別是在航空航天、雷達、工業控制等任務關鍵系統中，對高可靠性電子系統的依賴性更強。以網狀(Mesh)連接的處理器陣列由于其結構規整、簡單等特性，使得它可以快速、高效地處理信號、圖像等復雜的數據。但隨著VLSI和WSI陣列密度的不斷增加，單一芯片上集成處理單元的數量呈指數倍增長，加大了陣列生產過程中出現瑕疵的可能，并且隨著應用的日趨復雜，需求的不斷增加，使得處理器單元在使用過程中出現錯誤的概率也隨之增大，而這些故障的處理器單元將會影響整個系統的可靠性。例如裝載在空間飛行器中的芯片，由于工作環境的特殊性，使得芯片很容易發生故障，并且難以進行維護。因此，有必要使用有效的容錯技術對含有故障處理器單元的VLSI處理器陣列進行重構，從而充分發揮系統的功效，提高系統的可靠性。

發明內容

本發明所要解決的是現有處理器陣列的故障處理器單元將會影響整個系統的可靠性的問題，提供一種最大化二維處理器陣列的重構方法。

為解決上述問題，本發明是通過以下技術方案實現的：

一種最大化二維處理器陣列的重構方法，包括步驟如下：

步驟1、構造起始邏輯列

步驟1.1、檢測當前物理陣列最左側第一列的物理列C₁上的無故障處理器單元的個數m：

如果m≥k，則在物理列C₁上隨機選擇k個無故障處理器單元形成起始邏輯列C₁'的k個無故障處理器單元；

如果m＜k，則調用FGCR算法構造出一條虛擬邏輯列，并從該虛擬邏輯列中隨機選擇k個無故障處理器單元形成起始邏輯列C₁'的k個無故障處理器單元；

步驟1.2、將起始邏輯列C₁'中k個無故障處理器單元按照設定的優先級規則進行排列，由此得到起始邏輯列

步驟1.3、在當前物理陣列上，將參與構造起始邏輯列C₁'的k個無故障處理器單元修改為已標記狀態；

步驟2、基于上一次構造的邏輯列構造當前構造的邏輯列

步驟2.1、按照設定的優先級規則，從上一次構造的邏輯列C_q-1'的無故障處理器單元的鄰接單元集合中選出優先級最高的無故障處理器單元，形成當前構造的邏輯列C_q'的無故障處理器單元

步驟2.2、按照設定的優先級規則，從上一次構造的邏輯列C_q-1'的無故障處理器單元的鄰接單元集合中選出優先級最高，且為無故障處理器單元和的共同后繼的無故障處理器單元，形成當前構造的邏輯列C_q'的無故障處理器單元

步驟2.3、在當前物理陣列上，將參與構造當前構造的邏輯列C_q'的k個無故障處理器單元修改為已標記狀態；